台積公司針對Virtuoso設計平台推出90奈米RF製程設計套件

jiming

益華電腦（Cadence）與台積電（TSMC）針對全新Cadence Virtuoso客製化設計平台，推出專屬的台積公司的90奈米RF製程設計套件(Process Design Kit, PDK)。90奈米RF製程設計套件是全系列支援最新Virtuoso設計平台的製程設計套件之一；Virtuoso客製化設計平台，可以讓類比、混合訊號與RF應用的晶片設計更精準。
( W& U$ J& F0 B6 N
    「台積公司的90奈米RF製程設計套件的快速發展，證明Virtuoso設計平台技術在混合訊號與RF領域的創新設計，在設計人員心目中扮演重要地位。」益華電腦產品行銷公司副總裁Charlie Giorgetti表示：「我們期盼與台積公司合作開發更上層樓的製程設計套件，搭配全新Virtuoso平台，以因應雙方共同客戶更多的需求。」

    台積公司設計服務行銷處資深處長溫國燊表示：「台積公司針對Virtuoso設計平台的90奈米RF製程設計套件將提升產品效能與生產力，以及加速RF產品的上市時程。」Virtuoso設計平台與台積公司的90奈米RF製程設計套件，提供針對無線通訊等高成長IC市場的設計人員更多的支援。這個實現數位與混合訊號設計的完美整合，也提供先進的製程的技術支援。

chip123

2008 年 9 月 2 日，台灣新竹訊 - 全球電子設計革新領導廠商 Cadence 益華電腦今天宣佈，台灣知名的RF IC 領導廠商-德積科技(MuChip) 已採用 Cadence®益華電腦 Virtuoso 技術，開發藍芽2.1RF IC、2.4GHz ISM 無線射頻收發器、Zigbee、WiFi以及GPS設計等進階設計應用。
' C: p1 q4 x$ Y+ j; R6 h% C* b
德積科技在RF IC已耕耘了八年有餘，擁有完整的設計團隊及經驗，可提供廠商所需的RF IC設計服務，並接受RF IC的委託設計。德積科技採用以 Virtuoso設計平台為基礎的 RF 設計流程，為無線晶片設計人員提供進階設計效能，並協助其更容易預測的設計時間。德積科技最近以完整的 Cadence 設計流程，協助一個藍芽2.1RF IC、2.4GHz ISM 無線射頻收發器晶片進入投產，以Cadence Virtuoso®平台前端到後端的全套產品，快速又準確地驗證、模擬與分析 RF 與客製化 IC。
" b7 Z: e% p; p
為加速客製化 IC 模擬的速度，德積科技採用 Virtuoso UltraSim 進行全晶片模擬，和前次專案成果相比可提供加速六到七倍的效能，讓德積科技團隊設計時程由數週縮短為數日。同時，全晶片評估也用來使晶片整合的錯誤機率降至最低。

德積科技使用 Cadence Spectre® Circuit Simulator 的 XL 版，改善數據分析、調和模擬並加速元件模型分析。更重要的是，Spectre XL 產品產生的模擬結果協助德積科技首次投產就實現非常高的functional work準確度。
3 A! c' \2 h* y' b% V
德積科技總裁兼執行長鄭詩宗表示：「Cadence益華電腦 Virtuoso RF 解決方案能提升實現複雜 RF 設計的能力，最終幫助我們以更快速度將更高品質的產品導入市場。」

- w7 i4 ?" Q5 qCadence益華電腦亞太區總裁居龍表示：「我們非常樂於與德積科技攜手合作，使 RF 元件具備更高的設計品質，同時確保高效能、高精準度的矽晶片模擬與分析結果，並實現更快速的上市時間。我們期望能為德積科技提供更多加值解決方案。」
0 r8 r5 H% J1 Y2 p# O# M# Y7 t0 b* O
德積科技(Muchip)
6 x2 k4 V# }6 E( Y
' Q, Y# J0 F8 I9 P+ E德積科技為一無線通訊射頻積體電路公司，專注於設計開發低成本高整合度的CMOS射頻ICs (RF ICs)及其模組產品。德積科技股份有限公司位於台灣.新竹科學工業園區。為了強化其運籌帷幄的豐沛資源及寶貴技術經驗，公司曾在美國南加州及台灣.台北擁有資深的RF研發團隊，結合台美兩地強大優秀的CMOS射頻IC研發技術團隊，配合台灣本地IC代工與模組製造能力及低成本之優勢，整合上下游的支援，迅速完成全方位的綜效。德積科技深信在不久的將來必成為全球無線通訊射頻積體電路及其模組的主要供應商。

chip123

台灣積體電路製造股份有限公司宣佈，將28奈米製程定位為全世代(Full Node)製程，同時提供客戶高介電層/金屬閘（High-k Metal Gate，HKMG）及氮氧化矽（Silicon Oxynitride，SiON）材料兩種選擇，以支援不同產品的應用及效能需求。此一28奈米製程預計於民國九十九年第一季開始生產。
. W( U1 Q1 H2 ?0 y* J
% G: N7 Q5 ^  U台積公司28奈米系列製程同時具備了高介電層/金屬閘以及氮氧化矽閘電晶體兩種選擇的彈性製造能力，而28奈米製程將是此一系列中的全世代製程。目前有多個客戶正使用台積公司28奈米製程進行產品設計，藉由與客戶密切的協同合作，可以讓客戶選用最佳化的電晶體材料，以達到速度、耗電與成本考量的目標。

% ?& ~+ v* i/ s" x, X# P台積公司全球業務暨行銷副總經理陳俊聖表示：「產品差異化、加快產品上市時程以及最佳投資效益，是台積公司提供給客戶最重要的三個價值。有鑑於此，我們正在開發一個全備的28奈米製程系列，來滿足客戶不同產品應用及效能的需求。」
6 n/ V. p* ^6 r
0 c6 i+ M/ T6 A" {以氮氧化矽為基礎的28奈米低耗電高效能製程-28LPT (Low Power/High Performance)製程，是此一製程系列中總功耗最低及具備成本效益的選擇，與40奈米低耗電製程(40LP)相較，其閘密度預計可增為2倍，速度可增加最多達50%或功耗減少30%至50%。28LPT製程預計於民國九十九年初即可開始生產，可應用於行動基頻、應用處理器、無線網路與可攜式消費性電子產品等。

由於無線和行動消費性產品日新月異，為了協助客戶搶得市場先機，台積公司遂決定在成功的氮氧化矽材料基礎上開發28 LPT製程。過去幾年，消費者的需求是低漏電且電池壽命長久的可攜式電子產品，而今消費者對無線通訊設備的需求，除了傳統的通話和簡訊發送功能之外，更希望其具備上網、視訊串流（Video Streaming）、音樂、行動電視、衛星導航等功能。目前，在電池壽命方面，消費者更關心的是操作功耗的多寡，而氮氧化矽材料的閘電容量較低，操作功耗較一般高介電層/金屬閘要小，為受到電力限制的產品提供較低的總功耗優勢、更佳的成本效益及更低的風險。
1 k8 q# H. Y5 N: ^4 f
9 `9 ~3 |- G( g2 |8 A  j台積公司先進技術事業資深副總經理劉德音表示：「我們的客戶期待一個高效能、低操作功耗與具有成本效益的技術，可針對他們的市場需要來開發各種可攜式消費產品。」

! X3 U' H1 y1 ]5 J至於28奈米高效能製程（High Performance，28HP）則是台積公司第一個使用高介電層/金屬閘的製程，將著重於中央處理器、繪圖處理器及可程式邏輯閘陣列（FPGAs）等高效能的產品應用，預計於民國九十九年上半年度開始生產。此外，與40奈米泛用型製程(40G)相較，在類似的電力密度下，28HP製程的閘密度增為2倍，速度則高出30%以上。而在28奈米世代之後的更新世代製程，高介電層/金屬閘材料將具有明顯的優勢。
0 \' \; {4 ^3 h( A2 \- j$ Z, J" P
台積公司的28奈米製程目前提供α版的設計套件支援，預計於今年底開始推出快速且頻繁的晶圓共乘服務(CyberShuttle™)予客戶進行產品試製。
8 u9 I1 v8 e9 m2 n0 n
台積公司目前正與客戶及設計生態系統合作夥伴密切合作，於近來揭示的開放創新平台（Open Innovation Platform™）上建構一完善的28奈米製程設計基礎，目標在於協助客戶使用此一製程系列發展眾多不同產品的差異化。開放創新平台係由台積公司提供客戶及合作夥伴實踐創新的最佳平台。

chip123

台積公司0.13微米製程針對高解析度顯示器驅動晶片推出新高壓製程   更環保的顯示器驅動晶片即將問市   
發佈日期 : 2008/11/05      
   
7 [$ z5 L4 {6 M, J" {( [  f6 I% [ 台灣積體電路製造股份有限公司今(5)宣佈，針對高解析度的手機顯示器驅動晶片推出0.13微米1.5伏特/6伏特/32伏特高電壓製程。
$ c$ a$ t! _0 n6 Y* s此高良率的製程採用鋁銅為金屬導線，不但達到節能的要求，也符合下個技術世代對於高解析度手機顯示器驅動晶片要求較小線幅、縮減晶片尺寸的市場需求。
& w/ a+ W; D5 }
5 ^4 l5 Y! _$ d% p2 w& K由於行動電視與行動上網的需求不斷增加，因而需要新世代更高解析度與更高效能的顯示器。此1.5伏特/6伏特/32伏特製程是在更高階的0.13微米製程上提供高驅動電壓，讓高解析度的手機顯示器驅動晶片的晶片尺寸更小。
+ o- _0 `9 B5 N8 q1 x* e
台積電的0.13微米製程是專業積體電路製造服務領域中，在滿足速度與待機功率的前提下提供最小單位的靜態隨機存取記憶體(SRAM)。同時也提供核心電壓在1.2伏特的低驅動範圍，以符合當前最迫切的環保顯示器之需求。此外，其新穎的熔絲(fuse)設計也讓客戶在顯示器測試階段的最佳化與匹配工作更為容易。

chip123

台積公司領先量產40奈米製程  降低高效能及無線通訊產品的製造成本及耗電 協助客戶實現創新 走出經濟低谷      
發佈單位 :台積公司 發佈日期 : 2008/11/17      
, m9 H5 O; d% ]: |/ p" a   
! ?# ]' B! |0 X3 h台積公司今（17）日表示，40奈米泛用型（40G）及40奈米低耗電（40LP）製程正式進入量產，成為專業積體電路製造服務領域唯一量產40奈米製程的公司。同時，也針對40奈米泛用型及40奈米低耗電製程提供全備的設計服務，包括元件資料庫、矽智材、設計參考流程、工程服務以及每月推出晶圓共乘服務(CyberShuttle™)予客戶進行產品試製等。

40奈米製程是目前半導體產業最先進的量產製程之一。台積公司係於今年三月份對外公佈40奈米泛用型及40奈米低耗電製程相關計劃時程，其中40奈米泛用型製程適用於高效能的產品應用，例如中央處理器、繪圖處理器、遊戲機、網路、可程式化邏輯閘陣列（FPGA）以及硬碟驅動晶片等產品應用；40奈米低耗電量製程則適用於通訊基頻晶片、應用處理器、可攜式消費產品以及無線通訊產品等應用。

美商AMD公司資深副總裁暨繪圖產品事業群總經理Rick Bergman表示，40奈米製程是使得繪圖晶片及其他半導體元件更具成本效益的重要關鍵，特別是在2009年。台積公司量產40奈米製程，是AMD與台積公司長久以來共同成功量產先進製程的又一里程碑。
4 |1 }! Y9 U5 ?: F. B  w. m
& l4 e, N) W2 `3 E& I* b* y$ p# D美商Altera公司全球營運和工程資深副總裁Bill Hata表示，現今晶片設計人員所面臨的挑戰是如何在增加產品功能的同時不增加產品耗電。Altera推出業界最先進的40奈米可程式化邏輯元件(Programmable Logic Device)，晶片設計人員可以藉此在現有的耗電規格範圍內，快速地進行元件整合及實現產品創新。

% j0 r+ e6 Y  c' w美商NVIDIA公司營運資深副總Debora Shoquist 表示，高效能繪圖晶片對不同產業的重要性將會與日俱增，而台積公司40奈米泛用型製程所提供的優勢，能使得繪圖晶片的設計開發不斷地突破可能的限制進而更上層樓。
0 w, R. w( h# F  \- y
) `8 e7 g# |2 H9 H4 W9 E4 ^& l* F8 p4 b台積公司全球業務暨行銷副總陳俊聖表示，就滿足台積公司廣大客戶群技術需求的角度而言，我們於此時成功量產40奈米泛用型及40奈米低耗電製程，可以說是最適當的時機，這也將有助於半導體產業以及其他產業的創新，走出目前經濟的低谷。

' s. `: A. z$ h) I0 K* L台積公司40奈米泛用型及40奈米低耗電製程都已經通過製程驗證，也按原訂計劃產出首批晶片，並在今年10月份隨著客戶產品進入量產通過了產品驗證。如同台積公司其他世代製程，不論是40奈米泛用型製程或是低耗電製程，都可以搭配混合信號、射頻以及嵌入式記憶體製程，以滿足多種不同的產品應用。
& U7 s6 w6 L0 }
台積公司先進技術事業資深副總劉德音表示，台積公司成功量產40奈米製程，又再一次展現我們一但提出量產時程就必定按時推出的承諾，也再次大幅領先競爭對手。目前多家客戶已經採用台積公司經過製程驗證的設計參考流程9.0版來充分利用40奈米泛用型及40奈米低耗電製程所提供的種種優勢。設計參考流程9.0 版納入許多創新的低耗電技術及工具，也提供晶片設計人員直覺式的半世代產品設計方法，無須針對不同設計工具多次自行訂定製程微縮參數，而是可以直接取得微縮相關參數，將原本以45奈米設計準則進行設計的產品，直接微縮至40奈米。此外，設計參考流程9.0 版也進一步強化了時序分析、以統計分析為基礎的設計以及可製造性設計功能。
* p5 j* f" v1 ~: Y& {4 N
台積公司40奈米泛用型及40奈米低耗電製程的晶片閘密度（Raw gate density）最多可達65奈米製程的2.35倍。與65奈米泛用型製程相較，在相同的漏電流水準下，40奈米泛用型製程的效能增加幅度可達30%；如果是在相同的運轉速度情況下，其漏電流減少幅度則可達70%。此外，其操作功耗減少幅度則可達45%。另一方面，與65奈米低耗電製程相較，在相同的運轉速度情況下，40奈米低耗電製程的漏電流減少幅度可達46%，操作功耗減少幅度可達50%，此一製程也創下業界SRAM單位元面積僅有0.242平方微米以及巨集尺寸最小的紀錄。

chip123

台積公司領先量產40奈米製程促進客戶創新 隨著全球半導體業產值將達3仟億美元專業積體電路製造服務日益重要  
最先進的行動、無線及消費性電子產品創新將在台積公司40奈米邏輯製程中實現     
發佈單位 :台積公司 發佈日期 : 2008/11/17      
& K1 q( q! D/ F9 v/ J8 v7 ^   
台積公司今（17）日表示，40奈米泛用型（40G）及40奈米低耗電（40LP）製程正式進入量產，成為專業積體電路製造服務領域第一個量產40奈米邏輯製程的公司。奈米是度量半導體元件金屬導線寬度的單位，40奈米比人類頭髮直徑的千分之一還要小。
; f& f  Q& N# t3 v9 S1 [. L" i
40奈米製程是目前半導體產業最先進的量產製程，在全球消費性電子、行動通訊以及電腦市場下一世代產品的開發上將扮演關鍵角色。
# M: i) f7 v5 A* ^5 Y; o7 k: j) D
% |* G' }9 O" X0 \, H/ R市場研究機構Gartner Dataquest公司產業分析師Kay-Yang Tan表示，過去數十年來，整合元件製造公司(IDM)在製程技術及服務的創新方面扮演領航者的角色，未來也將繼續在新世代產品的開發上扮演重要的角色。然而，在關乎全球半導體產業再起的新世代產品開發方面，以台積公司為例的專業積體電路製造服務公司也已經舉足輕重、不可或缺。

根據Gartner公司，專業積體電路製造服務領域所產出晶片的市場銷售金額佔全球半導體業的比例已從1998年的9.2%增加到2008的25.3%。
8 w9 t7 [# X" b6 F$ l+ s
美商AMD公司資深副總裁暨繪圖產品事業群總經理Rick Bergman表示，40奈米製程是使得繪圖晶片及其他半導體元件更具成本效益的重要關鍵，特別是在2009年。台積公司量產40奈米製程，是AMD與台積公司長久以來共同成功量產先進製程的又一里程碑。
+ L7 b' C* n% f6 s8 ~& _
! m* T$ Y7 ~# O2 R美商Altera公司全球營運和工程資深副總裁Bill Hata表示，現今晶片設計人員所面臨的挑戰是如何在增加產品功能的同時不增加產品耗電。Altera推出業界最先進的40奈米可程式化邏輯元件(Programmable Logic Device)，晶片設計人員可以藉此在現有的耗電規格範圍內，快速地進行元件整合及實現產品創新。
$ D1 ]1 x' M9 U! e9 T& r8 E( \
台積公司係於今年三月份對外公佈40奈米泛用型及40奈米低耗電製程相關時程，其中40奈米泛用型製程適用於高效能的產品應用，例如中央處理器、繪圖處理器、遊戲機、網路、可程式化邏輯閘陣列（FPGA）以及硬碟驅動晶片等產品應用；而40奈米低耗電量製程則適用於通訊基頻晶片、應用處理器、可攜式消費產品以及無線通訊產品等應用。

美商NVIDIA公司營運資深副總Debora Shoquist 表示，高效能繪圖晶片對不同產業的重要性將會與日俱增，而台積公司40奈米泛用型製程所提供的優勢，能使得繪圖晶片的設計開發不斷地突破可能的限制進而更上層樓。台積公司40奈米泛用型及40奈米低耗電製程都已經通過製程驗證，也按原訂計劃產出首批晶片，並在今年10月份隨著客戶產品進入量產通過了產品驗證。如同台積公司其他世代製程，不論是40奈米泛用型製程或是低耗電製程，都可以搭配混合信號、射頻以及嵌入式記憶體製程，以滿足多種不同的產品應用。

台積公司全球業務暨行銷副總陳俊聖表示，就滿足台積公司廣大客戶群技術需求的角度而言，我們於此時成功量產40奈米泛用型及40奈米低耗電製程，可以說是最適當的時機，這將協助半導體產業創新，開發下一波新產品。