SOC驗證！大家都用什麼語言？

hgby2209

感覺 systemverilog 不錯, 雖然還沒開始使用, 不過我有聽過幾次相關的研討會,
覺得 Systemverilog Assertion 會對較複雜的 Design 做 Function Simulation
很有幫助...
據我所知 support systemverilog 的 Tools 如下:
  w2 L& F; _7 [9 m0 n! J) yMentorGraphics --- Questasim (如果不 run system verilog 也可當 Modelsim run)
Synopsys -- VCS
  w: V- A: \6 l& E/ ?1 r! F: \Cadence -- IUS (NCSim)