Layout 電阻的問題??????

l89105046

請問一下各位高手,我是使用Virtuoso來畫sige035製程的,
0 |" Q5 E+ [! d! u+ N" I+ Y但是電阻沒畫過,所以麻煩大家幫忙一下~~
! |+ A; w$ X1 m
+ ~- t6 C; ^  {% m6 O[ 本帖最後由 l89105046 於 2006-12-28 05:11 PM 編輯 ]

tyler

可否告知您要畫什麼樣的電阻(poly or diffusion or well...)?
8 Y# Y7 f/ _# X3 N4 b4 u  p2 D是non-salicide or salicide resistor?

endonelee

基本上，電阻就分成兩邊端點，還有中間主要的阻值部份。
Nwell 電阻，兩邊是用N+的diffusion當端點，中間就是well加上一個電阻辨識層。
diffusion和ploy主要是中間阻值的部份是不是有non-salicide，還有Imp的不同，
另外poly電阻有沒有放在Nwell中，利用Nwell做shielding。
9 {8 R1 Y5 Z! y6 q) [7 }
9 \6 m+ ?/ d# c如果有LVS command 可以去看看command如何來辨識電阻的，就比較知道你最少要那些層次

l89105046

那請問一下,只要LVS驗證有過的話,
" _0 G. }7 ]3 J就是正確的嗎??

wlyi0928

我想, 如果真的確定LVS的驗證通過的話,
那多半是沒什麼問題了.
7 t. A7 S% Q" W' `' _' j' {/ X# @' H" ^不過重點是,
電阻它真的有被認成是原本想要用的電阻嗎?
我的意思是, 在Calibre LVS command file中,
可能有很多種(因為可能用許多種不同材質都能做),
; h3 H# ?8 _3 O+ h% A那這很多種,他們的type就不一樣了,
因此可能得先從這裡確定一下是否真的有確認到電阻的存在,
再來看看囉!!
. I( U8 e# C' B4 b7 _% u. x6 q$ \2 {9 E( v
一點點小經驗, 請各方高手指導!
謝謝!!

finster

來補充一下
% q6 v3 k& ~& q% B7 N( g通常,在畫電阻時有其最小的單元,亦即畫電阻時最小的長和寬,或者可稱之為W,L
4 J0 E; W; ^" `2 C0 G而之所以會有這個最小的長和寬的定義值,最主要是因為電阻值的換算是經由(L/W)*電阻係數來求得的
故而,在畫電阻時,要先知道你要畫多大的電阻值,同時你要知道畫電阻的最小L和W各為多少
, y% ^8 {  m/ e7 t& ?例如,P+的電阻係數為150, W(min)=2um, L(min)=2um
若要畫1K Ohm的P+電阻,且電阻的W使用4um,故而L=26.6668um
  j; R& C8 ]  |, H0 L' v2 T所以,一個長26.6668um,寬4um大小的P+電阻就相當於1K Ohm電阻

ianme

簡單說就是去model裡面找Square R是多大，然後阻值多少，最後看你要多少阻值，就畫幾個square R。然後再稍微看一下大該是不是這樣的阻值，就OK了。
6 w( w+ j5 v7 d5 d, ^7 N$ c8 Z: q
) J% S: e1 X) C, s4 G* e最基本就是用well或是poly，當然還可以使用其他方法得到電阻並且有很小的面績，一個好的設計要避免使用電阻，或是能精確控制的電阻，否則整個面積都消耗在電阻上，最慘的還是一個大問題：電阻太不準了，誤差可以高達30%以上。對於精密電路來說這樣的誤差範圍是不可接受的。

option318

恩∼在Layout中，畫電阻時要考慮的因素還真不少，如果在製程上電阻漂掉的話，那對整體電路來說反而是一大傷害唷

yoyo20701

嗯~~謝謝大大唷~~最近在畫layout剛好要畫電阻~謝謝大大的解說~

93403001

那我用poly2畫的畫

3 t, X# w( ]2 Q' I4 R- Z那我要去spice mode看RS

但Tanner pro裡 rs分二種呢

一個是n 及 p的

請問我要看那個的才正確呢

- _6 G/ }+ s( _& v& p& C) _如果我lvs跑成功的話那就表示成功了嗎?