創意電子要在今年年底前完成八個90奈米技術的tape-outs

jiming

先進製程帶動IC設計服務需求
2007將持續放眼全球  定位「產業鏈整合專家」扮演市場舵手

民國96年3月7 日 【新竹訊】 創意電子今日舉行金豬年媒體春酒，同時發表台灣第一項65奈米客戶專案tapeout的成功案例。在二月份營收方面，由於工作天數減少，雖較一月營收稍微下滑，然整體而言，創意電子對2007年第一季的營運展望較先前樂觀，預期將可超越去年第四季的營運表現。2007年0.13微米以下的先進製程設計服務業務仍將為創意電子發展主力，未來將持續扮演「半導體產業鏈整合專家」的角色，為全球客戶提供專業的SoC設計服務。
! N8 F8 H- Y( U
        創意電子於今年一月，已成功完成台灣第一項65奈米晶片設計的客戶專案tapeout，該專案的終端應用產品為數位相機。2007上半年，創意電子總計將有4項65奈米晶片tapeout，2007全年度也將有2項45奈米測試晶片tapeout，同時90奈米的專案也將於2007下半年陸續進入量產。回顧2006年，創意已有11項90奈米晶片tapeout，以及3項65奈米測試晶片tapeout。身為先進製程設計服務的領導廠商，創意電子在奈米級設計服務的領域深耕茁壯，近兩年豐碩的成果已大幅領先台灣業界。

        在消費性電子產品持續走向輕薄短小的使用需求後，SoC全方位的解決方案成為晶片開發時的萬靈丹，只有SoC才能滿足多功能、低耗電、體積小的晶片設計需求。而半導體在歩入奈米級世代後，市場對SoC設計服務的需求也將日益升高，創意電子所擁有的不僅是多元的IP資料庫及EDA工具、先進的SoC開發平台，更具備豐富的tapeout經驗、及靈活的上中下游產業鏈整合能力，在製程日益先進之下，為客戶提供了降低技術門檻、減低開發風險、加速產品上市時程的優勢。
9 M4 i; J1 X3 P5 a2 L$ W- A: M3 A
, H- a8 r6 s% O! A! u' ^        產業時勢所趨，傳統IDM大廠也逐漸走向fab-lite模式，專注於開發產品的應用面及功能面，而將委託設計服務業務轉至設計服務供應商，此趨勢在歐洲、日本、韓國等市場已逐漸成形，也為創意電子提供了龐大商機。
        
        從產品應用面來看，創意電子客戶群的終端產品多應用於Networking, GPS, Cell-phone TV, DV camcorder, Surveillance system, WiMax等。

jiming

Cadence益華電腦低耗電解決方案與Encounter 設計平台
加速台灣IC設計公司先進65奈米製程設計的上市時間
6 d# p! ~6 A' p7 ^  P9 \; P/ }# H
6 P& a# {( _1 t2007年3月12日; 台灣新竹訊 – 全球電子設計創新領導廠商Cadence益華電腦與SoC設計服務領導廠商創意電子(Global Unichip Corporation，GUC; TW:3443) 今天共同宣佈完成台灣首次65奈米設計試產成功。這項65奈米試產成功進一步強化了創意電子的先進技術能力，為全球技術領先的客戶提供服務。創意電子使用Cadence®益華電腦低耗電解決方案與SoC Encounter™ GXL RTL到GDSII流程系列產品完成這次先進的設計。
; W/ E+ n9 J3 S2 F* B" |' [
「在半導體設計中，挑戰65奈米製程等同達到最頂尖的技術水準。」創意電子總經理兼營運長賴俊豪先生表示：「若要獲得成功，需要搭配緊密整合的設計環境與自動化的低耗電設計方法。創意電子運用完善的先進設計技術設計，搭配Cadence益華電腦低耗電解決方案與Encounter設計平台，產生了這套擁有千萬電路閘數 (gates)的低耗電設計，並且在七個星期內完成設計實現，協助創意電子的客戶獲得快速上市時程的重要優勢。」

創意電子的設計成果涵蓋了預定進入生產階段的客戶設計。創意電子使用Cadence SoC Encounter、Encounter® Conformal®技術與CeltIC® SI-aware NDC來完成此晶片設計。創意電子使用SoC Encounter GXL的針對良率設計功能(design for yield)與可製造性設計(design-for-manufacturing )功能，包括模擬CMP與關鍵面積分析 (CAA)，實現高水準的成果。
* ]7 W! q. i8 R9 C5 I0 |
" J: E. b" z8 g! u「我們誠摯地祝賀創意電子達到這個卓越的成就。」Cadence IC Digital設計部門與Power Forward部門公司副總裁徐季平先生表示：「創意電子以優異的低耗電的設計技術，針對先進製程明確展現他們的尖端設計與設計實現能力，我們很榮幸能參與其中並協助其設計。」
) @! n  }/ z2 V5 ^# G
6 S# Y; e) H9 K3 X: c創意電子在這次的設計中使用了許多Cadence Logic Design Team解決方案所提供的工具，以整合性和全面性的設計與驗證方式，透過plan-to-closure的管理與logical signoff作業，協助設計團隊改善時間掌控能力。同時也展現了Cadence益華電腦產品區隔策略的另一項成果，也就是針對不同種類的設計團隊，提供量身打造的解決方案。

jiming

全球半導體設計領導廠商新思科技(Synopsys)日前宣布，設計服務業界的領先廠商創意電子(Global Unichip Corporation)已採用Synopsys的測試解決方案，有效提升系統晶片(SoC)的測試品質。
" n- `" k* R7 |. Q5 M2 k
在配置Synopsys的TetraMAX ATPG(automatic test pattern generation)技術後，創意電子可以強化其at-speed test (速度與晶片速度一樣快的測試)之解決方案，並有效降低RMAs (return material authorizations，或稱之為test escapes)，該公司也計畫採用Synopsys的DFT MAX scan compression解決方案，以便在考量日益複雜的晶片設計中所涉及的at-speed methodologies之pattern counts等議題時，達到縮短測試時間的目標。

由於DFT MAX可自動產生晶片上(on-chip)的scan compression circuits，進而大幅減少數位設計(digital designs)測試時所需的資料與時間，所以在經過一番完整的評估之後，創意電子決定採用DFT MAX解決方案，而這項設計工具也順利地整合該公司現有的設計流程中(design flows)。
) y; H' k% z$ q% x" f) H8 `5 R
, `' D; v. g4 K6 k+ k創意電子設計服務處處長林景源表示，該公司一向要求每一個產品都要符合最高的品質標準，而當設計愈來愈複雜，製程也已逐漸進入90奈米、65奈米先進技術，delay testing就成為必要的步驟，以便加強test coverage。在採用TetraMAX at-speed測試解決方案之後，有很多個設計專案都獲得測試品質的提升。
6 V% d5 B, P3 k  a: D+ N/ U
林景源指出，在採用DFT MAX scan compression 解決方案之後，有數項設計的test data volume減少達90%以上，且其compressed patterns後來也成功地應用於tester上面，並得以驗證正在進行中的矽晶設計工作，所以這項設計工具的測試結果讓該公司的印象非常深刻，配置時對進行中的工作時程的影響也很小。
+ z: T" z# s, Q
; q1 U. t# d% t/ [: ^此外，DFT MAX的gates-only implementation對於設計的面積影響也是最小的，因為它不是採用一系列複雜的state machine來進行compression與decompression的工作，而是以優異的scan architecture來傳遞設計過程中的測試邏輯，因此有效地減少了wire routing congestion，降低矽晶面積的使用與其相關的成本。
+ d- J4 a: f+ V3 W3 k: {
+ G5 \! m6 O6 j- c8 ?+ X新思科技Synthesis and Test資深總監Gal Hasson指出，DFT MAX與TetraMAX是當前最先進的EDA技術，可有效協助客戶達到高品質的測試結果，在創意電子的例子中，即證明Synopsys的解決方案可協助客戶及時達成可靠的晶片設計結果，並在同類的產品中脫穎而出。

jiming

以CPF為基礎的低耗電解決方案 加速消費性產品的開發
* ]/ n7 Z+ {  Q4 A3 ?
SoC設計服務廠商創意電子與Power Forward Initiative (PFI)表示，創意電子已經加入協會，將為其設計服務客戶提供Common Power Format (CPF)為基礎的低耗電設計流程。由於創意電子的加入讓PFI更添動力，PFI會員目前已達到24家。

2 Q2 C. D6 c. P  X6 }  ?低耗電設計能力對創意電子客戶而言非常重要。創意電子設計服務副總經理謝紀強表示，創意電子所接的設計服務專案有絕大多數是消費性產品應用的相關設計，因此實現低耗電設計是非常重要。CPF提供客戶與創意電子之間明確溝通低耗電需求的機制，能夠為客戶提供高品質的低耗電設計成果。
# b6 ]: q( I- {4 P( V4 O
Cadence益華電腦IC數位與Power Forward企業副總裁徐季平表示，期待具市場領導地位的創意電子加入PFI，協助促進電子業界低耗電設計流程的成功，對於半導體業界密切合作，發展低耗電技術、設計和量產解決方案而言非常重要。

/ E" P2 \+ g2 n; v, d  }) M- MCPF是Si2認可標準格式，在設計流程初期就訂定的低功耗技術的規範，使得低耗電的設計知識能夠在流程中分享和重複利用。Cadence低耗電解決方案是業界首創的完整流程，運用Si2標準的CPF來整合邏輯設計、驗證與設計實現。

jiming

SoC及ASIC設計服務廠商創意電子近日推出全方位SiP(System in Package；系統封裝)量產流程。此SiP量產流程提供客戶從KGD (Known Good Die)諮詢、SoC/SiP成本分析、SoC/封裝協同設計到測試解決方案等全方位的服務，是創意電子將SiP專案經驗整合成系列服務的第一步。新版的SiP量產流程更將RF和類比SiP技術整合入系列服務中，預計於今年底問世。

創意電子目前已出貨近千萬顆SiP晶片，應用領域包括Timing-Controller、手機、車用攝影機、行動電視、多媒體、網通產品等。創意電子的SiP量產流程將提供更具實力的SiP技術協助客戶以快速、低成本、低風險的開發方式，達到產品對大量內建記憶體的需求。

+ w: ~5 A9 o$ x' k) k隨著產業發展及消費者胃口的千變萬化，創意電子一直專注於提供彈性多元的解決方案，以SoC和SiP服務協助客戶面對競爭激烈的終端消費市場。創意電子提供的全方位設計服務，從設計初期所需的SoC開發平台(GPrimeTM 驗證平台)、IP的採購、整合、可製造性設計(DFM)、可測試性設計(DFT)、設計執行、到全球後勤及供應鏈管理等Turnkey服務，為客戶在開發複雜的深次微米及奈米級專案時提供One-Stop-Shopping的全方位解決方案，降低客戶開發成本、減低風險、提升效率、並加速產品的上市時程。

jiming

【新竹訊】整合式ASIC設計服務領導廠商 ─ 創意電子(Global Unichip Corp.)日前宣佈，該公司已經成功地在65奈米製程平台上，驗證先進的動態電壓與頻率調節技術(DVFS)，為其PowerMagic低功率設計服務更添一項新的利器。這一款先進的動態功率降低技術，是創意電子繼推出完整的漏電降低(Leakage Reduction)技術後，更進一步提供完整驗證過的低功率系統設計平台，讓行動裝置SOC廠商與複雜且高速的網路晶片客戶，能夠經由先進製程驗證過的低功率設計技術，掃除晶片設計的風險、並快速提供低功率產品到市場上。
0 l4 w4 v( J; `4 _" t2 Z+ v
0 `  K: Z7 d/ e* R6 i! Q. A　　創意電子的設計服務部門在先進65奈米與90奈米製程早已累積超過90件客戶量產及試產經驗。也因此很早便注意到客戶在這些先進製程上，常苦於如何降低晶片功率的挑戰。而早期相關的功率降低技術並不完整，實作上常只能滿足客戶部份的需求。同時也因相關設計及驗證技術，需要考量製程參數與整合系統軟體控制，從而增加了晶片整合的困難度。
/ m7 f1 [# ^( v1 H$ `+ Y- Y8 o
% J" L' z0 t1 ?/ O/ ^! e9 i; f+ N* k- F　　在本系統設計平台中，關鍵的低功率測試單晶片即整合了625MHz的高效能ARM1176核心、360MHz低功率DVFS ARM1176核心、智慧型功率控制模組、製程與溫度量測模組，及溫度二極體檢測器等關鍵元件。該晶片區分成6個電壓供應區塊(Voltage Domains)並支援8個功率模式，藉由內建的製程參數即時檢測、溫度檢測與各相關系統韌體(Firmware)的驅動，成功的在省電模式中降低超過80%ARM核心的動態操作功率(Dynamic Power)、以及在睡眠模式節省超過99%的靜態漏電功率(Static Leakage Power)。
: }% F7 v0 W  ?8 M
　　創意電子同時表示，藉由本次低功率服務平台的驗證，該公司已取得了兩項關於低功率設計的專利技術，包括能夠協助客戶解決多重電壓供應區塊的起始程序，與相異電壓區塊之間的介面與隔離的自動化設計實作技術(Implementation Techniques)，透過完整的硬體及韌體的搭配，客戶可以直接在系統層面驗證並自行開發低功率模組，讓設計的流程變得更有效率。

jiming

有效驗證創意電子的SiP量產流程  協助客戶縮短上市時程
) Q+ V4 O8 J! F, g+ F6 O西元2009年3月23 日

+ _& F. y# a! t/ ~. H4 g【新竹訊】 國內唯一專注於RFIC/SiP/SoC測試領域之專業測試服務公司全智科技(TW:3559)與SoC及ASIC設計服務領導廠商創意電子(TW:3443)今日宣佈，雙方合作開發之行動電視調諧器(Mobile TV Tuner) 的內崁射頻系統封裝積體電路(RF SiP)之量產測試解決方案已應用於客戶晶片量產。

全智科技為國內唯一具備獨立開發全方位射頻(RFIC/RF SiP/RF SoC)測試解決方案能力的廠商，全智科技總經理陳良波表示：「全智科技此次與創意電子合作開發的行動電視調諧器RF SiP量產測試解決方案，包含了RF KGD (Known Good Die)之量產測試與SiP量產測試，能有效地協助客戶提高最終的產品良率，並大幅降低SiP的製造成本。而RF SiP解決方案更能幫助客戶在RF SoC完成前縮短上市時程(time-to-market)與量產時程(time-to-volume)，並協助客戶即時獲利(time-to-profit)。」

- i% d; G# U& Z1 q* P「隨著智慧型手機的風行，晶片製程更加強調輕薄短小，以SiP技術為主的無線通訊IC已成時勢所趨。」創意電子總經理兼營運長賴俊豪指出：「基於滿足市場與客戶的需求，創意電子於2008年推出業界首創的SiP量產流程，提供客戶從KGD諮詢、SoC/SiP成本分析、SoC/封裝協同設計到測試解決方案等全方位的服務，而創意電子的SiP量產流程也將整合射頻(RF)和類比SiP技術，並納入服務中，此次與全智科技合作之計劃，已成功驗證創意電子的SiP量產流程之效能。」
$ {% B4 ]2 d2 N6 @; e+ ?; U
! y$ h# e3 h: t, h" K( L目前行動裝置與消費性電子產品內建的通訊功能包括無線區域網路(WLAN)、藍芽(Bluetooth)、FM收音機、行動電視(Mobile TV)、全球定位系統(GPS) 、WiMAX等，這些功能將進行多變化的整合，最後由手機大廠或IC設計公司針對終端用戶的需求，選擇系統產品的內建通訊模組功能。而以目前內建式通訊模組產品發展來看，近幾年新興起的SiP模組已開始獲得越來越多系統大廠採用，其中尤以手機與可攜式產品需求更甚。

然而，內崁射頻的系統封裝積體電路(RF SiP)將使IC的功能驗證、測試技術、量產過程等面臨極大挑戰，例如:射頻調變訊號的產生及校正技術之正確性、射頻編碼錯誤率(Bit Error Rate, BER)測試技術的開發、射頻誤差向量幅度(Error Vector Magnitude, EVM)測試之精確度、系統掃描測試技術、系統內建式自我測試技術、類比數位轉換測試技術(ADC/DAC)的成熟度等。就SiP的設計來看，封裝技術只是其中一環，它更面臨來自系統設計、SoC設計、SoC/Package協同設計以及可測試性等多方位的挑戰，必須要從系統裝置的角度來思考產品的開發設計，提供系統級的軟體平台支援，並且更須具備IC設計的研發實力，且擁有半導體封裝測試的專業知識及技術，如此才能真正提供系統裝置廠所需要的無線通訊SiP需求，兩家公司此次的合作成功地完成了此一巨大的挑戰，並為業界提供了一個有效的解決方案。