減少驗證週轉時間的無線參考設計

chip123

聯華電子與美商益華電腦合作，為客戶提供無線參考設計
運用益華電腦的QRC擷取器以及Virtuoso UltraSim全晶片模擬技術，可大幅減少客戶的驗證週轉時間
* `3 y' |$ n+ H( `) k+ j
0 }3 l6 W7 b' q% O聯華電子今日(6日)與美商益華電腦(Cadence)共同宣佈，雙方在無線系統單晶片參考流程上共同研發的射頻積體電路設計與驗證，已經獲得成功。這項配備Cadence® QRC擷取器與Virtuoso® UltraSim全晶片模擬器的參考流程，結合益華電腦Virtuoso客製設計平台以及聯華電子的RFCMOS製程，為客戶提供精確的晶片模擬與驗證流程。

7 P3 {( A" E6 d% ?; e* |聯華電子與益華電腦於2005年10月6日即宣佈，將就複雜的無線設計，攜手建構完整的參考解決方案。自此之後，聯華電子即成功產出測試晶片，驗證了益華電腦的QRC擷取技術。益華電腦的Virtuoso UltraSim模擬器提供聯華電子電晶體等級的無線電接收器模擬技術，這項模擬技術能將驗證週轉時間減少一半。透過結合經Virtuoso平台驗證的聯華電子0.13微米混合信號╱射頻PDK、益華電腦精確的QRC擷取器技術以及Virtuoso UltraSim全晶片模擬器，聯華電子與益華電腦緊密合作，成功研發設計法則與流程，能驗證佈局後電晶體等級的全晶片無線電接收器。

“同時使用益華電腦的Virtuoso平台與聯華電子RFCMOS製程，設計公司為無線應用產品設計的系統單晶片能獲得極佳的競爭優勢，”聯華電子系統架構設計部門系統單晶片設計總工程師林子聲表示。“至於逆向註解驗證的部分，益華電腦QRC擷取器提供了便利且精確的設計法則，以預測例如LC-tank電壓控制震盪器等重要區塊的效能。再者，涵蓋RLCK的擷取器可以用來更精確地預測晶片的頻率與設計效能。這些優勢加上我們與益華電腦的結盟，可以為類比╱射頻設計公司提供完整的設計環境。”
$ h: ?" m( s2 X3 q
4 v) v2 }$ E9 _( x7 u0 M1 j+ m由於對具有更複雜的功能、更小的面積與較少耗電的無線電子產品的需求持續上昇，因此更精確的寄生擷取技術與電晶體等級全晶片模擬流程的需求也跟著提高。此項技術能降低客製無線系統單晶片的風險與加速其上市時程。

; F6 ^* ?6 N5 p- _  q1 J“益華電腦與聯華電子攜手合作，為雙方的客戶提供整合性、低成本、高效能且低功率的無線系統單晶片解決方案，”益華電腦產品行銷副總裁Charles Giorgetti表示，“藉由與聯華電子合作，我們能提供經驗證的設計法則，當無線設計公司研發更加創新的產品時，能符合他們不斷變化的需求。”
5 R! U% q, P) D8 \  \
這項參考設計流程目前可以在聯華電子客戶支援通路取得。針對2.4GHz，4GHz與7GHz的LC tank電壓控制震盪器的參考設計流程，將於CDNLive研討會中實際展示。