做fpga的前途問題

ranica

Job Requirements:  
Solid understanding of all SoC chip development stages is required.  
! E6 m9 M  y5 R6 iHands-on Experience with complex SoC design flow is required.  
$ C8 g* M6 F2 G2 A' R3 u; UHands-on Experience with RTL coding, simulation, verification is required.
/ H9 d- o+ y4 O' oExperience with DFT and timing tools is preferred.
- y, p5 k/ j  g5 [' I' U- kExperience with ARM platform is preferred.
: y. k* O5 V7 Q$ q1 @: J7 e% XExperience with low power design flow is preferred.
Experience with system verilog is preferred.
! e9 u6 _0 Y) cGood organization and documentation abilities  
MS in Electrical Engineering and Computer Science with 4 years of experience in SoC design

sophiew

Job Title hysical Design Engineer
Job Category :IC Digital Design
Location : Singapore
. ~. d0 J; {: ~Job Type : Permanent
* t  f1 Z0 D2 o* ]3 |6 Q' N" iJob Description:
7 M" P: h9 ?$ }Looking for Physical Design Engineer (Technical Consultant) in a company offering hands on experience and international exposure.

! E% F; K; H+ E6 {6 VResponsibilities:
0 l' z* y. N9 w! E4 bTo take full ownership of the Back-end Design, from netlist to GDS II
Able to handle the process - synthesis, scan insertion, floorplanning, critical path timing analysis
( A( M+ P" A2 h- R, q- {; AManage the steps - place & route, equivalence check and STA
& h; Q$ ~! j& E, a& I9 d* EPerform the physical verification upto signoff - LVS/ DRC
0 x( e: [4 k2 F" E+ D
% A- g' I9 h$ C. iRequirements:
8 m) m# ~+ g2 M/ Z4 E2 `& G  s% @. gMinimum 3 years experience in a hands on Physical Design role
Handled full responsibility of STA, floorplanning, CTS and placement
8 I. I' {1 y# P! s( }3 s& n7 }Well versed in ICC Synopsys/ Encounter/ Calibre
5 A  U- b2 ?8 N% j: h8 FBachelor in Electronics, Master in Electronics preferred
; |# Z- _0 A- j& j/ iDynamic, highly motivated individual with a positive attitude and strong desire to be successful
Singaporeans / PRs only
5 day week, Mon to Fri 9:00 AM to 6.00 PM
# T9 C9 Z; n% x' S% N6 j0 E, ^Fixed salary package - with attractive benefits
3 Q  o/ C4 E/ T) LRelocation support provided

sophiew

Job Title : Senior Physical Design Engineer
% N  y1 x$ G9 {6 ^Job Category :IC Digital Design
. N' d/ M& C( i# a1 V. A9 B/ D9 ?: WLocation : Singapore
Job Type : Permanent
& H& k. l" a5 e( o5 T% Y6 i+ L* \& tJob Description:
Looking for Physical Design Engineer (Technical Consultant) in a company offering hands on experience and excellent exposure.

( D- Z+ h8 K. u/ f" a( HResponsibilities:
/ J& X7 g, h0 D9 y7 }7 P0 c& ZTo take full ownership of the Back-end Design of complex chips, from netlist to GDS II
4 i6 A4 i: A! W. v( ]8 t8 t) _Able to handle the process - synthesis, scan insertion, floorplanning, critical path timing analysis
, ~/ o# @( S  q/ CManage the steps - place & route, equivalence check and STA
- |1 V! g# n% z; n1 B& x/ I; k9 [Perform the physical verification upto signoff - LVS/ DRC
. A) O/ I# o' a$ w8 i
: j' `- V9 r4 iRequirements:
' Z  f% d# U3 {( K9 J8 `Minimum 6 years experience in a hands on Physical Design role
8 @6 @! P6 ^' mHandled full responsibility of STA, floorplanning, CTS and placement
Well versed in ICC Synopsys/ Encounter/ Calibre
Bachelor in Electronics, Master in Electronics preferred
Dynamic, highly motivated individual with a positive attitude and strong desire to be successful
0 B" t" V5 A4 L- W7 PSingaporeans / PRs only
/ w6 F( y* r7 Z; Z) y, J5 day week, Mon to Fri 9:00 AM to 6.00 PM
( k6 J# K% V, X# e8 k  B8 L2 TFixed salary package - with attractive performance incentive
Relocation support provided

ranica

芯片设计工程师

公      司：A chip design company
% h& K" z$ I6 s8 V, n# S8 J; }2 q工作地点：深圳
4 B; i# A% \$ i8 k' b4 O
2 T" i. s) u4 v4 J" e' I1 O) Q岗位职责：
     1.芯片模块的设计与验证；  
     2.独立完成模块级结构设计，RTL实现以及相关验证工作；  
     3.参与FPGA系统调试和验证；  
     4.参与芯片设计整个流程。
2 ]  C8 }/ m4 O1 \7 L
; t& f( f/ B, |6 s3 s3 P7 |岗位要求：
6 K/ n8 Z; B0 ?1 t0 B9 L% V0 o      1．大学及以上教育水平，电子类专业
      2．熟悉数字集成电路前端设计与流程
6 t7 a( B4 n* A      3．有数字集成电路设计与验证经验
      4．团队合作精神

ranica

FPGA工程师
公      司：A famous IC company
! w# d4 y$ z; V% l9 w4 W3 m  z工作地点：上海
) d; N/ |; P& ]/ }7 a
" n; r' y" r( C# Y, H岗位职责：  
1、负责各种FPGA原型平台的搭建、调试与维护  
" M, `1 |8 C; H+ O4 j( P2、根据项目需求，承担各种IP和SOC芯片的FPGA验证  
3、设计芯片项目的原型平台，协助软件工程师完成底层驱动编写、系统移植等  

职位要求：  
( f6 e: a8 F9 N& S1.大学本科及以上学历，电子、通信、计算机或微电子专业；  
2.有扎实的数字电路基础，熟悉Verilog等硬件描述语言的编程；  
& M& m& w+ W$ J3.有一定的嵌入式软件开发和板级硬件电路设计基础；  
- Z6 _0 z, {6 i4 r5 @4.1~2年的FPGA相关工作经验；  
! _! f) o0 E5 I# _5.具有较强的学习能力、沟通能力和良好的团队合作精神；  
6.有大型SOC芯片的FPGA平台开发者优先考虑。

tk02561

中興大學電機系與美國晶片設計大廠賽靈思（Xilinx）公司9月22日合作成立「Xilinx中興大學電機系孟堯晶片中心聯合實驗室」，由興大校長長李德財（左3）、美商賽靈思台灣區總經理王漢傑（右3）、一元素科技董事長吳志偉（右2）共同揭牌啟用。
# x  a2 c+ s4 N* C1 K! e# O
' K: r; I; ?1 Y2 f(20141001 18:32:56)國立中興大學電機系與美國晶片設計大廠賽靈思（Xilinx）公司合作成立聯合實驗室，9月22日下午由興大校長長李德財、美商賽靈思台灣區總經理王漢傑、一元素科技公司董事長吳志偉，共同為「Xilinx/中興大學電機系孟堯晶片中心聯合實驗室」啟用揭牌，興大工學院院長薛富盛、興大電機系主任歐陽彥杰與興大孟堯晶片中心主任賴永康以及多位貴賓、師生皆出席與會，期許為國內培育IC設計人才。

tk02561

興大表示，全球可編程邏輯解決方案領導廠商賽靈思公司及一元素科技股份有限公司，為提升國內電機工程教育與人才培訓，強化產學合作，由賽靈思公司贈與興大電機系價值千萬的FPGA開發系統，由一元素科技提供實驗室教學必要之技術支援與諮詢，為國內產業培育創意前瞻的IC設計人才。

0 I7 D# R9 o: I, p未來興大學生可在聯合實驗室內，將電機應用領域之想法，經由軟硬體設計及設計流程，並透過FPGA實現予以整合，除了對理論作有系統的瞭解外，也能針對IC設計工程實務設計作實際的操作，擴充學生在IC設計實務設計上的技能，整合理論與實務。

( \6 Q* R5 e0 y6 A. v# A! M: {中興大學電機系孟堯晶片中心是中台灣地區唯一的大學晶片設計中心，積極進行晶片設計研究及人才培育，並獲得許多新竹科學園區產業界青睞，並與電子科技公司進行建教合作計畫，投入各項晶片開發設計工作。此外，孟堯晶片中心長期與國研院國家晶片系統(CIC)中心合作，因此在寒、暑假時，會有國家晶片系統中心多門的訓練課程在此開設，方便中部地區的學子能就近的上課。孟堯晶片中心提供優良環境，加上電機系師生共同致力於各類晶片的設計與研究，中興大學的晶片設計技術日益精進，因此常有國內外學者、學生至本中心進行參訪以及學術上的交流。
9 C  _* a- b& g+ m
' Q) f3 k& a3 }% y$ d; ]. k1 m賽靈思是世界商用FPGA（可程式設計邏輯閘陣列）產品的主要生產商，目前的國際市場佔有率一半以上，該公司的大學計畫（XUP）為全世界多所知名大學提供先進的PLD產品和服務，不僅包括軟體工具，還提供免費培訓、高品質技術支援和課程開發援助。

3 w6 |+ o: d. s& X+ j. L5 Q$ k訊息來源：國立中興大學

engineer

FPGA for prototype verification only.  After that, IC will follow.