你用哪家的FPGA EDA工具？

globe0968

賽靈思ISE Design Suite 13全面支援7系列FPGA 提供全新Team Design Flow強化系統層級生產力
7 K! }. N; ?% H1 b# w, x' P創新工具與隨插即用IP強化方案運用開放式產業標準 加速設計、驗證、建置流程   並降低系統功耗

全球可編程平台領導廠商美商賽靈思（Xilinx, Inc.(NASDAQ：XLNX)）今日宣佈即刻開始供應ISE® Design Suite ISE13。此版本是獲獎無數的設計工具與IP套件最新的強化方案，能協助SoC設計團隊提高生產力，邁向真正隨插即用IP的目標，鎖定Spartan®-6、Virtex®-6、以及7系列FPGA，其中也包括領先業界的200萬邏輯單元Virtex-7 2000T元件。在縮短開發時間和降低成本的同時，ISE Design Suite 13也提供更好的驗證效能，包括IP-XACT支援的隨插即用功能，和運用時脈重覆功能讓多位工程師能同時進行研發，來縮短設計週期 的新Team Design Flow。
+ P% X" u6 X! L$ s0 }$ d4 q" v8 @' _) y
% `: @3 X* v* ]4 j- _( I由於賽靈思目前已推出具有百萬級系統閘功能的FPGA，像採用堆疊矽晶互連技術所打造的Virtex-7 2000T元件，以及將序列、平行、和數位訊號處理等功能整合到單一晶片上、並提供高達28 Gbps收發器速度之能力，這些高度複雜的設計對生產力的需求極為重視。根據國際半導體技術藍圖(International Technology Roadmap for Semiconductors)，若要維持高生產力曲線，業界必需將週期時間縮短50%。由於過半的設計週期是花在驗證作業上，因此ISE Design Suite 13新的CoSimulation硬體功能，以及AMBA®4 AXI4 (先進可擴充介面)匯流排功能模擬模式，皆可提供設計驗證團隊最直接的生產力優勢。

globe0968

加速驗證流程
現在設計團隊透過採用賽靈思本身強大陣容的開發板、套件、以及賽靈思的ISE Simulator，可加速模擬週期，將以往必須花費數小時的工作時程縮短至數分鐘。透過即時模擬功能，驗證工程師可測試設計專案中已建置的模塊，其他模塊則能在模擬器中繼續進行研發，能讓整體驗證速度比原來的模擬模式更快，最高可達100倍。新的可選式AXI4匯流排功能模組，也可加在驗證測試平台上，以推動對客戶所提供的IP互連邏輯之驗證，並提高系統整體生產力。

全新Team Design Flow
) z  G" Q- U* S3 l0 m& G) s8 GISE Design Suite 13採用全新Team Design方法(請參考利用Team Design提高生產力)，讓各組開發人員可以同時工作，可解決多位工程師合力執行一個開發案時，可能會遇到的挑戰。

ISE Design Suite行銷部資深經理Tom Feist表示：「設計SoC所需的複雜工作，光是一個設計案就需要動用多國研發團隊一起合作。不僅HDL需要動用許多工程師來開發，另外還得委任一位工程師扮演整合人員的角色，負責整個系統設計的整合與建置。而這其中更大的挑戰就是，在設計中開發不同模組的團隊成員，可能都來自許多不同廠商。」
, r* r! v* G' s
以ISE Design Suite 12的設計保存(Design Preservation)功能為基礎來延伸，Team Design Flow可提供附加功能，讓客戶能提早進行建置，使設計案中許多已完成的部分能盡早確定，而不必苦等其他設計團隊的成員。這項新功能可支援各種先進的最佳化方法，包括可降低高達30%動態功耗的智慧時脈閘控功能、提供更快的時序收斂(timing closure)，並讓設計中其他部分能進行時序保存(timing preservation)，以提高整體生產力並減少設計迭代。

globe0968

支援IP-XACT 的隨插即用IP
透過加速設計重複運用，ISE Design Suite 13現在可以提供新的符合賽靈思隨插即用計畫(請參考AXI4互連為隨插即用IP趨勢鋪路)的開發標準，簡化賽靈思與第三方IP廠商的開發流程，縮短設計時間。此版本新增AXI互連技術選項，可利用稀疏連接模式的AXI4互連技術，將互連矽晶片面積減少50%。高效能的AXI4系統，可將客戶的互連與記憶體介面系統頻寬提高20%。使用者現在可針對自己的效能或空間面積輕鬆定製系統，以實現最佳系統拓撲。
; D! n* b1 h& d" a& c, C! ~8 `
2 b4 X) i0 h  B( R" J6 u; F& }+ Z/ _6 C- v賽靈思亦針對其聯盟成員(Xilinx Alliance Program Members)提供一個以IP-XACT為基礎的新款IP Packager，讓聯盟成員能包裝其IP，使外界可在CORE Generator™ IP元件庫外輕鬆取得這些IP。IP-XACT讓客戶在運用賽靈思與其聯盟計畫成員的IP時，提供一致的使用者經驗。而在ISE Design Suite 13中，已有50個賽靈思IP核心支援IP-XACT，在未來一年內所有賽靈思的IP核心都將支援IP-XACT。未來推出的新版本也將開放這項功能，讓客戶能在眾多設計案中輕鬆重複運用其IP。
$ D1 L& E$ n9 I
賽靈思聯盟計畫頂級成員Northwest Logic公司的總裁Brian Daellenbach表示：「讓我們客戶可以很容易地瞭解，並使用我們的IP是很重要的。而現在透過在ISE Design Suite中新增的IP Packager，我們就可以在客戶熟悉的CORE Generator環境中提供我們的IP，讓客戶能在其設計中更快、更容易地配置並運用我們的IP。」

0 r- |# S' F4 i" h/ ]賽靈思為了讓使用者更容易模擬已加密的IP，領先推出符合IEEE P1735規範，並支援AX13或AX14協定的AXI BFM模組，能與主要第三方廠商的模擬器進行模擬互通。今年賽靈思將會為聯盟計畫成員，推出完全符合IEEE P1735規範的全功能加密流程。

globe0968

另外像是無線基頻、視訊、以及波束成型等這類需要線性代數演算的應用，現在都可在CORE Generator內建置一個全新可高度配置的Linear Algebra LogiCORE™ IP核心。此款IP可實現各種矩陣運算功能，像是矩陣加法、減法、乘法、以及矩陣純量乘法等。
  ]4 P, O# ?' ?* q
ISE 13針對嵌入式系統設計新增的處理支援，是透過有高可信性的新型MicroBlaze™處理器來執行。在需要冗餘性與錯誤偵測機制的系統中，高可信性的MicroBlaze處理器可提供記憶體保護功能，並能讓冗餘的MicroBlaze處理器進行同步作業，以達成高可信性與高可靠度的需求。藉由在一個容易使用的整合式IP模塊中，提供處理器與比較器邏輯，研發人員可安全地將軟核心MicroBlaze處理器設計在各種安全應用中，像是經常需要偵測錯誤的ATM自動櫃員機。

全新文件導覽器(Documentation Navigator)
賽靈思新推出的文件導覽器(Xilinx Documentation Navigator)，能大幅改進其文件管理的關鍵功能，包括瀏覽、發現、搜尋、以及下載等。此Navigator能將賽靈思FPGA元件、軟體、機板、特定參考設計方案文件，全數整合到一個易於操作的環境。此款獨立運作的工具能提高客戶生產力，並確保他們能快速獲得所需的解答。賽靈思Documentation Navigator現已開放網路下載: www.xilinx.com/support/documentation/。
) j5 \0 ^4 K: @
推出時程與定價
8 H, r  m2 K& U) T. ~ISE Design Suit 13的所有ISE版本現已上市，邏輯版本售價2,995美元起，目前可支援32位元與64位元Window 7。客戶可至賽靈思網站免費下載30天試用版。欲立即採用或了解更多關於ISE Design Suit 13降低功耗與成本的創新設計方法，請瀏覽網站：www.xilinx.com/tools/designtools.htm。