|
ASIC工程师, Z2 K9 @2 a# U
公 司:High-technical IC supplie with commercial FPGA intellectual property
0 h! ]) e! [# X% l! g3 _6 q工作地点:北京. f8 ^2 T4 C9 c% Y
' n1 g; p. H5 M, J
职位描述
, w) i! M/ U2 e; b6 V) X6 `1.微电子相关专业硕士学历, 3+年ASIC前端工作经验(不含在校、实习); - I( @4 w, K" U! u0 ^
2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。 5 U' I: `# a1 }' t* o3 c8 y
3.精通verilog语言,能够独立完成verilog module design,拥有良好编程习惯codingstyle。
- ~/ p }& e' E& N3 j4.能够独立完成单元级仿真,在系统仿真中承担部分工作。
9 R! t% X4 Q) ` [* D4 k0 z5.至少1次成功流片经验。
6 s' p1 E; x: v* _# ?3 q, x6.对synthesis、sta、dft等有一定了解。 # c! |+ T/ `. x( W. G/ ~
7.良好的团队合作精神 + Y1 v9 p. w5 H% U
# \: g* Y$ s* C0 M, H- d
职位要求
: _* [1 p% D- D3 E. a全部或部分满足以下条件者优先考虑: 5 s+ a/ L# B) ]2 U# z0 a% ~( g
1.有在大型asic公司工作经验,深入理解其企业文化。
$ V9 _6 A5 g7 Z1 E1 D9 S2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。 1 b, J4 [# C s" B# O
3. 丰富的fpga emulation经验,能熟练进行板级debug,编写调试简单driver。 8 D$ e8 M* Q# \- I* z
4.对芯片系统架构有一定理解,能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验: . u# [+ S) a3 J5 ?7 I) S# s
ARM/MIPS/8051 CPU及其架构,
0 r3 p2 \7 M! k- iAMBA(AXI/AHB/APB) 总线、OCP,
, t9 i; {) U" w$ UUSB(3.0/2.0/1.1, / ?8 K; b* V; V( i# r& {
NAND/Nor Flash/S-flash controller * m' q$ P; J3 v, ~ W% B
DDR(2.0/3.0)controller/PHY
; [/ m6 N2 h& \- K. |9 c6 Ulow power design,
, L7 A; e$ V4 ?chip level clock/reset generation and control,
% i+ `, ]$ D4 X! NSD card controller, SATA,sim card " R) f! p4 p2 x7 c" G9 U3 A2 X' A
soc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART), % \& N. P7 ?+ H; I4 e" n8 f' j
Ethernet, 0 w6 u/ P# K9 b/ w* g2 Z V+ o! t a
JTAG, etc. |
|