大家都如何進行IP評估或驗證呢？

jiming

完善的系統層級驗證架構有效消除複雜的SoC設計瓶頸

ARM於日前發表針對整體晶片通訊所推出的獨特調適性驗證IP—AMBA® Adaptive Verification IP，協助開發廠商首度克服日趨複雜的驗證挑戰。Adaptive Verification IP強化現有SoC的驗證方法，為業界唯一能擷取與套用流量歷史資訊，並預測系統運作的引擎。

2 A8 c5 j0 ?3 O) H% ~/ ], F1 qAdaptive Verification IP一改以往僅能由人工操作的驗證作業，結合能夠依據經驗及知識研判之高品質自動化驗證流程，以確保產品在既定的上市時程前完成驗證。Adaptive Verification IP 將既有或特定之隨機作業方式，與強而有力的新機制相結合，縮短整體驗證時間，以增加對驗證結果的掌握度，並繼續改進SoC的尺吋與複雜度。

5 h4 |1 r3 H. p0 S2 z7 Q# J; D; ?ARM系統設計部門總經理Jonathan Morris表示：「為擴展市場商機，未來精密複雜的消費性裝置必須能同時執行多項應用，因此需要一個快速且有效率的晶片通訊機制。為將風險降至最低，開發業者需要一個包括晶片通訊與驗證IP在內的完整工具套件，並加上一個工具架構，讓他們能設定、分析並驗證其複雜的SoC元件。」
1 U0 R4 L/ z# O: [3 \' c
! i% r4 F% S0 l! p7 ~市場分析機構Gartner資深研究分析師Christian Heidarson表示：「對於90奈米以上的SoC設計而言，晶片內部通訊是一項嚴苛的挑戰。晶片互連與記憶體控制器IP目前已經擁有約4,600萬美元的市場規模，若能進一步整合至系統層級的設計工具，以讓用戶運用這類自動化工具，來完成晶片內各功能區塊資料流傳遞的優化設計，那麼未來五年之內將可預期四倍左右的市場成長。」

愈來愈多的設計流程都是從系統層級展開，因此驗證流程也必須從系統層級著手。在高階模型建構上，Adaptive Verification IP可作為RealView SoC Designer之擴充工具，提供一個可以用來創造、探索，以及優化各式平台系統層級的架構，並支援現今最複雜的SoC元件，來使得硬體與軟體團隊展開工作之前可以提早進行開發作業。

/ ?2 d( |# X. \$ b  W6 N8 S4 p8 zAdaptive Verification IP以C++語言撰寫，並封裝成與RTL相容的System Verilog格式。為提供詳細的系統功能與效能驗證機制，Adaptive Verification IP亦提供可授權的獨立版本，其可應用在各大EDA廠商的所有熱門驗證工具環境中。

3 h2 S4 @6 u9 b6 N' a# ]全球EDA大廠明導國際（Mentor Graphics）為首位確認Adaptive Verification IP各項功能可在其驗證流程中順利運作的成功案例。明導國際副總裁暨設計驗證與測試部門總經理Robert Hum表示：「我們一直和ARM密切合作，將新開發的調適性驗證IP整合至Questa及我們的先進驗證流程（Advanced Verification Methodology, AVM）。我們的第二代Questa驗證平台，專為現今各種極複雜SoC元件的驗證需求量身設計。而AMBA則為此類SoC元件的互連規格標準。這款整合式解決方案能夠協助客戶大幅提升驗證的生產力，使系統功能與效能順利完成目標。」
; C' }- ?; @6 h% H0 L
供應時程

AMBA Verification IP將於2007年第三季開始向主要夥伴供應，並預計於2007年第四季全面供貨。