|
CoreLink CCN-504是系列產品中的第一款,提供完全一致的高效能多核心解決方案,可於同一裸矽晶上支援高達16個核心。透過讓系統中每一個處理器都能存取其它處理器的快取資料,CoreLink CCN-504可強化異質性多核心與多群集中央處理器/繪圖處理器的系統一致性,進而減少晶片外記憶體的存取需求,節省時間、並降低功耗,成為採用ARM big.LITTLE™處理器系統的關鍵促成要素。ARM big.LITTLE是一種新的技術典範,不僅可提供創作與運算內容所需的高效能,亦能提高能源效率並延長電池壽命。
/ |% Y! q v' T% Z
5 W4 [: z! g. _/ l( L$ mARM處理器部門副總經理Tom Cronk指出:「隨著未來10到15年資料使用量的快速成長,CoreLink CCN-504與DMC-520將扮演重要角色,為多核心應用提供高性能的系統IP解決方案。同時也將確保服務品質與橫跨系統層級的運作一致性,讓系統單晶片設計廠商能藉由優化系統延遲,有效率地掌握並定義大量資料流的處理程序。」" `6 u) Y: p; r* o: B3 b3 H8 _4 z
8 d' k1 J* `+ Z5 ~7 S2 \* _CoreLink CCN-504同時支援ARM目前的高端處理器Cortex-A15及未來ARMv8架構的處理器,也是第一款ARM計畫推出的網路互連系列產品。以AMBA® 4 ACE™的規格成就為基礎,CoreLink CCN-504的研發也受惠於ARM在硬體一致性的豐富經驗,促使能源效率的提升、並讓系統延遲低於軟體一致性。截止目前,AMBA 4 ACE規格下載數量已逾8千次。% q1 }+ Q- z7 Y! e& v, z. t+ q
& b5 o2 J, Z; O+ ]# y4 B! s
CoreLink CCN-504快取同調匯流架構包括整合式L3快取記憶體及窺探過濾器(snoop filter)功能。可組態速度最高可達16MB的L3快取記憶體,可針對需求較大的資料量增加晶片上快取,並在處理器、高速IO介面與加速器之間進行資料的配置與與分享,提供低延遲的晶片上記憶體。有了窺探過濾器則無需廣播一致性訊息(broadcast coherency messaging),便能進一步減少延遲與耗能。
% {, i; p+ H0 [# m: D V P# {3 U4 s3 @/ l; I
ARM CoreLink CCN-504快取同調匯流架構現已開放技術授權,合作夥伴則將於2013年推出樣品。 |
|