how to choose VCC or GND to prevent noise?why? THANKS!

apollo2006

how to choose VCC or GND to prevent noise?why? THANKS!

hgby2209

您是指 Analog Power / GND Pad 或是 Digital Power / GND Pad 的選擇或是其他事項??

lsjacky

常常被指導, GND 越完整越好, 或是VCC越完整越好....諸如此類的話聽到我都覺得怎麼大家都是說這一套
但實際 LAY 板子, 誰都知道有其困難度去保持GND 的完整
, j/ r& ]% W% p) z" u) I7 _最近跟日本顧問一起做案子
- Y$ x2 f5 n! h( u# Y5 v0 x2 E他提供了一個他很在意的地方, 我也覺得還蠻有道理的
在特別敏感或是特別容易帶出noise的訊號源, 其參考GND若無法保持完整,
3 q0 f% E& y1 e6 w0 R5 V* S4 ]9 t要找一條最短的路讓return current 跑
因為所有的訊號有分正與負極, 負極的feedback會找電阻最小的路徑走,
5 o0 H3 A# U2 B. _# y" h2 m6 h故, 若沒有找最短的路徑讓它回去, 就容易亂竄而影響到其他訊號
3 Y6 f$ S/ w. s講得有點籠統....

semico_ljj

你的意思是指电源地线要构成环路？这样电阻会最小？……………………

簡嘉更

從那裡來就從那裡回去....
注意訊號的流向....和返回路徑...電源的流向....避開不必要的 電源( Analog 和digital power )....
0 A# W# V: J: ^+ L2 ?, N5 m及 PLL 的電源和地與其它訊號的隔離度...
( ^( x6 M/ M1 h7 d- y電源和地的迴路越小...所產生的迴路電感效應就越小...自然的noise...也會變小...
" {& x. N: h) l1 \- M建議你可以參考Signal Integrity 的相關書籍可以幫助你了解一些layout know how and know why....
; s# k5 r2 R. Q: m" z* z$ _1 @個人推薦以下兩本書...
7 ~0 J. Z: @% k; A3 x1. Prentice Hall - HIGH-SPEED DIGITAL DESIGN, A Handbook of Black Magic
. @6 Z, N1 _) o: B. E1 @& H6 c7 J' J) r2. John.Wiley.and.Sons - High-Speed Digital System Design, A Handbook of Interconnect Theory and Design   Practices

9 |8 S- @8 k/ Z  s有問題在歡迎詢問囉....

semico_ljj

感觉那两本书是做外围高速PCB版的，内部IC Layout该怎么做呢？

klim

原則上在APR區域的最外圈會圍一整圈的P/G,
越寬越好, 但太寬die size就會越大, 成本也會變高,
然後在APR區域, 每隔一段距離就會再加一條P/G,
) N( q+ c4 m+ a* J$ q連接到最外圈的P/G, 間隔越小越好,
/ [" `( ?! S5 G( v1 x但因加了太多條, die size就會越大, 成本也會變高,
3 {) ?. A( j8 c, j* |  }  E- z  n故我的問題是間隔用的P/G寬度是否可以小於最外圈的P/G?
2 v1 r8 `! G- N$ Z- U* G7 A. l這樣子成本就可稍微下降.

semico_ljj

回复 klim：可以的！

mic29

GND PLANE 的確難以保持完整，但可以使用0歐姆電阻跨越溝槽
. F5 B8 s  g3 c6 a) `" i電容也可以，但技術要求較高

mic29

電容還是不建議用在同電位的跨接啦！