設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 用Hspice如何加快 Post-Layout Simulation 速度 ？ ...
返回列表 發新帖
查看: 5184|回復: 1
打印 上一主題 下一主題

[問題求助] 用Hspice如何加快 Post-Layout Simulation 速度 ？

[複製鏈接]
gimayon
1#
發表於 2009-1-17 01:11:06 | 顯示全部樓層
震盪電路是發散的特性 很難收歛
( N8 W; s# ]% u" c+ a% X1 p# I1 D( P+ P% Q
跑很久是正常的~~$ |  }: f* F5 M" c9 O' \

) w1 c# Z/ W  Q你可以找找  SPICE 深入剖析 這本書
6 K, T" D, X. a: F5 k" C- ~. w2 ^9 ]7 c* C
對你會有幫助 ~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 02:48 AM , Processed in 0.100012 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表