設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › Verilog電路編碼的問題
返回列表 發新帖
查看: 6886|回復: 2
打印 上一主題 下一主題

[問題求助] Verilog電路編碼的問題

[複製鏈接]
1#
發表於 2009-2-3 10:45:47 | 顯示全部樓層

建議先去圖書館找書

先了解實際電路才有辦法實現, a. V0 Q, c7 I- n6 R9 D

, K# X, B( f# v推薦以下兩本! ]1 U7 I* S/ L) d
3 ^" J/ q7 \- V, T# \. X# Z
Computer Arithmetic: Algorithms and Hardware Designs 4 h5 y! ^1 Q- L& p6 I! i
by Behtooz Parhami
: V% u9 r) B/ t0 I7 _2 b
) f. b# K0 w: `% w1 O6 V' dSynthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
, ^" K/ z1 c4 K by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 07:14 AM , Processed in 0.097013 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表