設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › Verilog電路編碼的問題
返回列表 發新帖
查看: 6884|回復: 2
打印 上一主題 下一主題

[問題求助] Verilog電路編碼的問題

[複製鏈接]
1#
發表於 2009-1-7 20:29:34 | 顯示全部樓層
應該先知道這兩種電路的實際架構 才能用 verilog coding 出來
9 O, e% A. p) u, A6 U! X8 `3 b. H: k! C1 H  C, o% l/ W
[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-14 11:09 AM , Processed in 0.098006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表