針對IEC6100-4-2的on-chip ESD 保護設計

Yardala

System level ESD 與 Chip level ESD 是兩個完全不同的規範，Syetem ESD 也是模擬 Humam body model ，但是放電能量要比 Chip HBM 大了約 5.6 倍 ( 儲能電容不同，限流電阻不同 )，所以 Chip 要直接承受System ESD 的 15 KV，可說是難上加難，一般系統會用一些方法把能量導走，不要讓 ESD 進到 IC，或是加分立式保護元件，才可能過的了15KV。