針對IEC6100-4-2的on-chip ESD 保護設計

jian1712

原帖由 ritafung 於 2008-12-30 15:56 發表
請問如果我的IC本身已經達到HBM +/-4kV的要求,但是當客戶在system level上打ESD的時候IC內部的電路有部份電晶體被打壞,那麼我還可以做什麼?
! S; B$ V4 t# [! L* F" A有沒有針對IEC 61000-4-2 的on-chip ESD 保護設計?
; R2 \5 b4 r/ M/ f我個人認為當IC 啟動 ...

: `- p9 L/ w8 C9 X我有过这方面的经验，我们的片子hbm-6k没有问题，system level 15k也没有问题，外部没有加任何的钳卫器件。不知道你的片子里面用什么样的结构，不要用gcnmos，ggnmos可以用但是目前看来效果不太好，scr的效果很好

jian1712

原帖由 ritafung 於 2009-1-20 18:56 發表
請問你有沒有做一些ESD detection 的circuit? 我們做的是mix-signal, 很多時候打system level 是IC 當機.. 我可以做些什麼? 我的片子那麼好... 我們的有~100根pin,要達到4kV已經是很好了
ESD protection 則用PNDIO  ...

& o6 k0 Y" O! z, d2 I: N# N( t$ `我们的pin比较少，没有像你们的那么多，不过那个成功的片子用的是scr结构(完全利用其击穿机制，没有加任何的detection circuit)，是自己做的，代工厂没有提供相应的参考结构，现在已经量产，也做过相应的latch-up实验，并且pass.不知道兄弟用的什么样的结构，可否详细的描述一下，如果可以，我愿意尽自己的微薄之力的。

jian1712

关于芯片级的esd，我们同一个片子做过ggmos/gcmos/scr三种结构，也有过相应的验证，HBM8k没有问题，但是拿到系统级上面，ggmos/gcmos无法满足客户的15k要求，只有scr结构能够ass,而且我们选的工艺比较稳定，所以选用了scr。个人感觉，pass15k,常规的esd结构很难，其中gcmos的结果最弱（有实验证明的），ggmos居中，scr最好，关于PNDIO + RC-GTNMOS，我没有用过，但是根据别的项目的经验，貌似想pass+/-15k很难

jian1712

原帖由 ritafung 於 2009-1-22 13:40 發表
7 A, [. d2 @. r* ~& {你的GCNMOS的電阻有沒有調效不同的電阻值?
4 y; J9 z4 W; H0 x8 F我們通常會先做一些test key,然後用TLP測試它的I-V curve而選出最小面積和最高It2值的T/K 來設計產品的ESD 保護電路
8 Z  o3 ~% c+ o& c如果沒有TLP,可直接用MKII機台打ESD

+ T3 M* i; d5 `有调过的，在芯片级8k没有问题的，但是系统级就不行了。我们没有做TLP，自己倒是做了ESD TEST