加入I/O PAD後的驗證?

deg326

請教一下各位大大，當電路在加上I/O PAD後，然後去跑LVS驗證，可以的。
, I" `3 Z1 z3 ~. `' N% W$ N
5 ^( f0 C+ f8 ^2 ]0 Y' K/ \+ C  P可以分享一下是如何做到的。

nebula0911

1.將 I/O PAD schematic (or netlist) 加入原有的 schematic (or netlist) 中; 若是assura是加入schemtic 即可作LVS驗證.若是calibre or dracula 則需整合入原netlist 中.
6 Q- B1 s; _. G4 _2 e+ g/ r2.若是有把握 or  不想驗證 I/O PAD ,可以在LVS command file 中,將 I/O PAD 部份排除不驗.
ex: dracula ==> DELCEL @ (cell name)
       calibre ==> EXCLUDE CELL "cell name1" "cell name2".....
但是第2方法我不建議使用,有其使用上的盲點.
, z5 s: d* r  d; V$ c希望有幫到你!!