設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 餈��遛��ost simulaton撌桀�憟賢之嚗�蛹隞� ...

發新帖

查看: 2592|回復: 5

上一主題

下一主題

[問題求助] 餈��遛��ost simulaton撌桀�憟賢之嚗�蛹隞��嚗��

1^#

發表於 2008-12-16 13:10:41 | 顯示全部樓層

建議你看一下抽出來的寄生電容有沒有很異常的地方
如果沒有,那建議你把post-sim的netlist file中把所有的寄生電容或者寄生電阻全部mark掉,然後再一個一個把寄生的電容加上去,看看是那一個寄生電容造成的影響
然後再看看你的layout或者電路在那個地方是否沒有設計好

回復支持反對

使用道具舉報

2^#

發表於 2008-12-19 10:40:44 | 顯示全部樓層

我覺得如果把寄生電容的部份都拿掉了還是和pre-sim差很多
那建議你重新再看看兩者還有那裡不一樣
因為這是很不合理的
另外,你的bias電路有沒有不一樣的地方
又或者,你可以把pre-sim和post-sim兩者的netlist file再互相交叉比對一下,應該有什麼地方不對才會造成這種問題

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-23 02:57 PM , Processed in 0.107514 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表