Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
12
返回列表 發新帖
樓主: 賴永諭
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
21#
 樓主| 發表於 2012-9-11 11:46:52 | 顯示全部樓層
Slide 0128: Symbol 似乎有劃錯 且PMOS 小訊號source to drain current should be changed to
: l, f' `( c2 x9 H! ogmVsg ,不過Fellow Sansen 可能有自己的一套解釋方法~~
22#
 樓主| 發表於 2015-12-11 15:01:21 | 顯示全部樓層
slide 154
4 b; T: d  q' XA gain of 1000 is expected." l1 N8 g* j9 n5 _5 A' m* z
=>應該是 A gain of 100 is expected.
23#
 樓主| 發表於 2015-12-31 17:24:53 | 顯示全部樓層
Slide1524: 8 R$ x3 X# I% u& _2 A0 D, k9 z9 `
Slide 0128 Vout/ic=1/2gm3ro1
4 B1 G& d" ~; c6 m
4 M' i0 t, @1 @* D+ q. F4 \補充內容 (2019-1-8 11:06 AM):
5 b5 c; r  Q4 }4 I% \0 g/ CSlide1524: iout/ic=1/2gm3ro10 A# a( b, D0 Y" r

6 u+ B8 t/ Y7 W0 B8 F. |" O補充內容 (2019-1-8 11:08 AM):: N3 R! x" m4 y
Slide1525: iout/Vinc=1/RB*1/2gm3ro1
24#
 樓主| 發表於 2019-1-8 20:10:52 | 顯示全部樓層
Slide 1312:
/ ~5 x0 [% ]6 Z4 a8 |7 HInput shunt: Current mixing輸入電阻變小
; x- D: R% _  i7 m  }: }Input series: Voltage mixing輸入電阻變大
! G- ?+ _9 o1 iOutput shunt: Voltage sampling輸出電阻變小- y! ?3 y! g$ S- A
Output series: Current sampling輸出電阻變大
( P  s) c4 G$ N8 x0 x
25#
 樓主| 發表於 2019-1-30 11:14:37 | 顯示全部樓層
slide 0731
& q% a2 D9 k) U; d% I+ E需要4各bias 點~
+ _' |3 h0 w( F6 K% Z; A" f4 Y( L, V8 L! m  N% I& x: ?7 I7 W
side 0732
6 d% q, f6 Q. J, N" v只需要3各bias 點~
  A- j  p+ X, {8 {* _7 D& mM2 D 端的極點比slide更遠
26#
 樓主| 發表於 2019-2-12 16:46:01 | 顯示全部樓層
slide 097
% ]0 l" T* P7 U: _. V  L6 c( R+ q: _It is the output gm3 divided by the load capacitance CL. It is normally set at two to three times the GBW3 }* L/ S  s- D; d+ ?( b' J
depending on the phase margin required.
, o/ ~, p1 ~* E, R0 h- w=> 更正
/ s# T3 j' r( hIt is the output gm2 divided by the load capacitance CL. It is normally set at two to three times the GBW' s1 B5 G- Q, g  c$ M+ y
depending on the phase margin required.
27#
 樓主| 發表於 2021-9-1 00:36:01 | 顯示全部樓層
賴永諭 發表於 2010-7-13 03:49 PM
2 Y4 T& x( M# ~9 @& S5 F回復 32# tuza2000
6 X& B) t& N1 m, l" I" X
上面說明有誤~- L, }( I7 H; d4 }2 B
實際上左邊diode connect pmos gate 與右邊M6相接
* _' v: Q8 h$ C# H, C# T& K
28#
 樓主| 發表於 2021-9-3 17:27:29 | 顯示全部樓層
Slide 0346: Input M2 base, OUT M3 base(Series- Series feedback)$ E7 h/ O+ Y! D* q$ H5 q
Current sampling, Voltage mixing; 增加輸出電阻, 減少輸入電阻
# N9 B+ T2 l' a* m5 j' ]所以Rm增加beta
29#
 樓主| 發表於 2021-9-3 19:45:16 | 顯示全部樓層
Slide 2264: gm max=1/2(W*C1*C1/C3). E' p0 w, ?$ |( e
Ref: silde2219 - }6 ]) S) L. A  _
Start-up of oscillation 可知
30#
 樓主| 發表於 2022-3-30 12:22:00 | 顯示全部樓層
Slide 025
9 {/ L& Z6 c) ]% KNoise will be explain in detail in Chapter 4.
31#
 樓主| 發表於 2022-8-5 12:03:06 | 顯示全部樓層
slide 04440 ]0 r, o2 H8 P( Q7 C" j
Noise of a current mirror with series R:: q. L3 Z! n# j8 ^
前面的R小於1/gm時, 為什麼iout noise 隨的電阻增加而變大?!8 _1 ^8 a: J: E( u* ]
還是只是示意圖來說明, 此時的電晶體noise 是大於電阻的noise~~~# A4 I0 e* b' m/ `
謝謝~~幫忙回附一下
. x$ k, Y' X7 q0 a
32#
 樓主| 發表於 2023-11-10 17:05:44 | 顯示全部樓層
slide 0513
5 e$ ?' C# R9 _& }分享一下~~這張Gain bandwidth說明如下& i: p9 E" d" |, ]9 R# }
1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
. H- v* [) v" _  s, P/ }& T- ^2 b2. DC gain*-3dB bandwidth=GBW。- A$ R& t# b& h" g3 ]( s
3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta;只有DC gain=1/beta。
33#
 樓主| 發表於 2023-11-10 17:07:21 | 顯示全部樓層
slide 05137 c9 E" L' }. l' @! E% h9 c
分享一下~~這張Gain bandwidth說明如下4 p2 X1 B$ T: d& |
1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。2 w% F0 F( r" L, \7 q% f* o8 i
2. DC gain*-3dB bandwidth=GBW。
8 |" z/ J  T7 h; y$ ^3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta;只有DC gain=1/beta。
34#
 樓主| 發表於 2024-3-4 15:59:46 | 顯示全部樓層
slide 2222( q4 ?3 o* v3 b
Verify that RB>1/(RsC3^2Ws^2)
" D8 y# b. b- B3 U; p3 t) A/ \# J  b5 r$ c# y. o: m
=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
+ j& J! E3 k" u0 B! x, n; m用RB 來biasing 應該要大於1/gmA 電阻& s$ m, b; Z% b3 |/ ]
所以RB應該大於1/(RsC1^2Ws^2)  X  p  V4 B( m; d# X
35#
 樓主| 發表於 2024-3-4 16:00:01 | 顯示全部樓層
slide 2222
" [! ~8 o  I" HVerify that RB>1/(RsC3^2Ws^2)
. ^1 z/ p) X8 {, d+ j9 e/ N
2 c9 G9 k$ V2 w( z8 a=>說明如下, cmos 負電阻~gmA/Ws^1C1C27 l1 Y5 b8 \3 m& L) ^8 k
用RB 來biasing 應該要大於1/gmA 電阻8 v7 M1 ^2 g: _
所以RB應該大於1/(RsC1^2Ws^2)
+ x3 ]- y+ j3 b  _4 x8 o3 d9 q' B
36#
 樓主| 發表於 2024-3-4 16:00:53 | 顯示全部樓層
slide 2222
: i9 \( S0 g. \: K/ ~0 }/ wVerify that RB>1/(RsC3^2Ws^2)
' Z9 h% l% [  r( r( ?3 `+ F" ?( [* f& j" D# M+ l( V+ h7 {
=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
% E/ y* E  j/ ~用RB 來biasing 應該要大於1/gmA 電阻
$ k. C! a* Q8 s* M+ T$ A9 K7 t$ ^所以RB應該大於1/(RsC1^2Ws^2)7 B! L+ I( H, o2 e9 ^. T# c
37#
 樓主| 發表於 2024-3-4 16:01:33 | 顯示全部樓層
slide 2222
5 `! w: N( t8 N* Q$ g, R. e9 kVerify that RB>1/(RsC3^2Ws^2)- k. b' [( H0 v/ u! F

9 h5 K9 Q* J8 ^=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
- {* w8 j! }4 ?用RB 來biasing 應該要大於1/gmA 電阻/ ^: b1 U1 ]- p2 V
所以RB應該大於1/(RsC1^2Ws^2). E0 B4 w8 p2 v9 F
38#
 樓主| 發表於 2024-3-6 11:07:00 | 顯示全部樓層
slide 2264 Calculation of gmA( X9 J# E: b- F1 R

, i: h) E' P# v7 a6 |gmmax 應該是C1WC1/2C30 r; G6 H  X9 t+ u8 U5 F$ z

2 b7 s7 D( M5 D, M1 J5 x=>ther/2=gmax/(Ceff x ws)^2可推算出來
39#
 樓主| 發表於 2024-3-7 17:51:24 | 顯示全部樓層
賴永諭 發表於 2024-3-4 04:01 PM
3 {" G+ N& e4 v- ?slide 22228 l# y. L0 |3 @: l- M' G; @
Verify that RB>1/(RsC3^2Ws^2)
6 ~5 W; u3 Z: }7 a
gmA~ 4RsCL^2Ws^2
, o$ |( h' ~) C! h/ v% x/ X8 Q! Cand 4WsCL^2/QCS6 L* F9 j- y/ J. Q+ w4 H
$ w* J( a+ r( ?: `0 z

0 j) w" P% B; Q- U
40#
 樓主| 發表於 3 天前 | 顯示全部樓層
RIP
- T+ E% f" m8 P( D( ?+ W
3 y) ~, L: N' x$ F# ]% R: SIn Memoriam : Willy Sansen (1943-2024)5 V. h  O4 f3 S4 c9 ?8 W# B& Z

" G, o# d7 _$ M& mhttps://bbs.eetop.cn/thread-968254-1-1.html
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 02:27 PM , Processed in 0.117007 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表