Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 27401|回復: 13

[問題求助] 關於Verilog寫法如何寫一個buffer

  [複製鏈接]
發表於 2008-8-18 15:31:25 | 顯示全部樓層 |閱讀模式
抱歉..我剛學verilog..
" R) x; X+ q* t' g6 s" j請問在寫behavioral model時,一個buffer的功能可以用latch的方式來寫嗎?
8 [) k) M: y& b+ N3 W  I
  ]. b" V5 l* g  W5 S0 ^' e# w8 x$ t[ 本帖最後由 celadon 於 2008-8-18 03:36 PM 編輯 ]
發表於 2008-8-19 11:41:46 | 顯示全部樓層
如果不是latch base的design不要用latch,你要的答案可能為:
) X( N" j# D' smodule buffer(
) R5 ]* H/ W% xinput I," S: K% h5 k$ S; I+ c) ?
output O4 U3 p3 I, t0 b' ~1 J
);
/ H( Y! Z) ~& F, \- k. {  assign O = I;7 U( _" {1 [. P! _
endmodule
發表於 2008-10-7 13:03:57 | 顯示全部樓層
二樓說的很對,樓主還是好好學學基礎知識吧。這個很簡單的~~~~
發表於 2008-10-21 11:11:28 | 顯示全部樓層
再加個 #(delay), 會比較真實點, 或者是直接CALL vendor所提供的BUFFER LIB.
發表於 2008-12-1 10:54:15 | 顯示全部樓層
讓他反向再反向 0→1→0 / p9 e* [  h) _% C( A, y, R0 c
" }) i) j* O" E0 d2 R& T' I, _4 L  y! w4 _
2樓大哥說的也行.................
發表於 2008-12-14 23:15:55 | 顯示全部樓層

2 n: v/ v# l  h2 F( g0 }- I這個很簡單) y( M9 R$ G0 `1 U& e8 s* ^
書上都有~~也有一堆資料~~~多多學習&&
發表於 2008-12-16 11:35:43 | 顯示全部樓層
真的使用BUFFER的話,2樓大大那各就是 4樓大大還可以實現合成之後的延遲: l. E/ g0 Z2 T) z- |
這樣可以再合成後看到一各
0 c- u- Q- h8 Q' H! B$ }# g! e不然你寫成LATCH也形
2 ~& o) K0 P) X如果只是確認延遲狀態而加BUFFER
3 D/ Q' z. {( x0 j, z4 b你乾脆加各延遲比較快 又不會增加design 的gate
( s% \/ D' R# m4 g* J& J! t! z2 ~+ S7 R1 d# r# S# ?
[ 本帖最後由 kosenmagic 於 2008-12-16 11:37 AM 編輯 ]
發表於 2008-12-19 09:07:34 | 顯示全部樓層
Altera lib裡有一個buffer cell叫LCELL,可以拿來用,約Delay 2ns,看要Delay多少,一直串下去就好,可以試試哦^^

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
發表於 2012-6-27 18:00:08 | 顯示全部樓層
回復 8# jason_lin % U: P" K4 O  g, Q6 |& q- C: r

! G# Q/ D+ z% S2 @/ [, s% v+ c: ~4 F( s' r" _+ r0 m4 W1 T
    受教了~謝謝!!% o7 B0 P' T6 b9 R. L
    大家經驗都好豐富~
發表於 2012-12-3 13:33:42 | 顯示全部樓層
感謝大大分享的資訊
1 W. B; V- L! `6 X' ?
. a+ e' C" s8 X0 ]+ {* S; v& m+ ^! H" b3Q~~~~~~~~~~~~
發表於 2015-7-1 17:20:08 | 顯示全部樓層
/ J" s3 h! s3 ~7 U7 Y, y9 E6 f
感謝大大分享的資訊
& c9 B* K0 ~$ k4 n2 g. U: f& E: v9 G' N  n( R9 u
3Q~~~~~~~~~~~~
發表於 2015-12-10 16:13:39 | 顯示全部樓層
如果要做串接的話需要將電路KEEP住喔!. F5 W1 T, O0 N* k  o% l1 N# [; X
不然板子會自動將電路做優化~
$ u" Q/ Z% [) _& {/ D6 d串再多都沒用!
發表於 2021-7-30 08:18:50 | 顯示全部樓層
如果是純verilog code設計 就加delay
% F+ B' v5 @, M% N如果是後面合成 cbdk有delay cell可用
發表於 2022-3-8 09:51:21 | 顯示全部樓層
感謝大家的分享! L  [  S! z* {& \8 h
剛好也想找解法
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 10:46 PM , Processed in 0.123007 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表