關於ESD input and output pin 保護電路設計

werx

類比電路的話
INPUT通常大家都用N-diode and P-diode
如果gate前有個限流電阻就更棒了
; J0 C; m9 ^- j5 ^+ `' w原因是diode寄生電容小又好作又簡單
9 A! ], P- N  A$ J* @OUTPUT端的話通常是用output buffer的n p mos摟
/ i4 f' H0 @8 s# m不過最好在加個power clamp
8 f' D0 Y% G% Z! dpower clamp通常都用RC gate trigger NMOS
有power clamp的話IO to IO test比較容易過  
不過我講的都是最簡單的電路
, X/ ~7 v3 Y  }" RHV, mixed-voltage, RF CKT.就不太能這樣搞了
' _  |: _  ~/ F  M/ I
" Q7 E% j2 n$ F+ G- e小弟才疏