設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › SOC/IP發展討論區 › VERILOG小數運算
返回列表 發新帖
查看: 12915|回復: 5
打印 上一主題 下一主題

[問題求助] VERILOG小數運算

[複製鏈接]
1#
發表於 2008-5-22 14:32:35 | 顯示全部樓層
verilog  不管小數運算的* _5 Z3 y- B5 g: |* a
至於怎樣求當然是先把被除數 Shift  到所須 的精確度# r9 `' P5 F3 T$ d5 e( X& l) F" w
然後就可算出來7 [  K- M7 z/ [& `. I8 ^! A3 _1 m

9 I0 z7 y( e6 o. M: V除二的話  不要用除法器 這樣子不適合搞 ic 設計
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 10:18 AM , Processed in 0.109514 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表