Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: st80069
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
101#
發表於 2009-5-7 19:00:21 | 只看該作者

回復 7# 的帖子

對於opa的設計架構感覺遇到了頻頸,
& Q! E1 T( O; P2 \# ?+ Q8 s5 C' Y8 l希望大大分享的這篇可以爲我解答疑惑
102#
發表於 2009-5-7 19:22:59 | 只看該作者

回復 79# 的帖子

當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF
2 z" d8 n7 c8 w0 V0 O1 G- l+ h3 I# ]9 J8 m- m7 Q這時可以將substrate改接至SOURCE端減少BODY EFFECT.+ ?& }. W3
7 W& b8 l: b; o& V  N
; u/ O1 j" {# O4 f/ B& T--------------------------------------------------------------7 D8 B& D" M( k+ m9 S/ Q
小弟有一個疑問,我們都知道製程越小各種效應的影響也隨之越來越大
1 ?, Y! }9 a4 u/ [如同樓上那位大大所說,為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端,
. c$ [7 R6 [, C# X% @. P可是以LAYOUT的方面來看,ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。
+ o8 x) U$ y& w! T. m
4 m9 J+ |, ?" e4 {# b那麼當我們把bulk端接到source端之後,我們要以哪一種方法取代guard ring?7 u3 ]% j5 a  g
還有就是任何一種電路架構的改變有好有壞,那麼我們把substrate接至SOURCE端又有什麼樣的壞處?
' ?4 d4 J1 P2 B' [, F' u5 }
9 T4 E, y) X5 S2 H2 Y小弟實力不夠,希望各位板大爲我解惑。9 W" }! f* I. \' m
私心希望能提供相關PAPER或是資訊給我。
  d. y5 j/ V; v5 q7 \# _- i0 \跪求感謝...)
103#
發表於 2009-5-8 17:01:47 | 只看該作者
看大家的讨论,颇有受益!4 a+ R6 j  D6 r' f
对学习设计的人来说,很有用
* a5 q( @6 _' b4 v谢谢大家!学习中
104#
發表於 2009-5-12 13:32:53 | 只看該作者
substrate接至SOURCE之後,guard ring要單獨圍起來,避免其他substrate的影響* w  ?, l: O/ _1 U# H
這種做法缺點是單顆MOS的面積變大了,在寸土寸金的chip中,很難容忍每顆MOS都這樣做
105#
發表於 2009-5-13 11:10:35 | 只看該作者
謝謝大家的討論和分享,學習了。下載paper來看看。。
) m3 q- h. D, D/ p( d  ~: _看來65nm的到60dB還是挺有難度。
106#
發表於 2009-5-15 10:01:00 | 只看該作者

关于管子状态

老兄能把管子的状态都发上来看看么?因为各个管子的状态都看不太清楚,所以不好妄下结论了
107#
發表於 2009-5-20 01:59:33 | 只看該作者
你可以再加一級P load" a* g/ `) O% R8 e8 K' s
gain 就會再上去一點
, ~2 W7 t  R' R& C( W+ p3 X這個架構大概可以到70dB左右
9 ]' {# R# ~& m6 u; i9 Q可以翻razavi Op那章~0 k6 D. N0 Q5 C/ @) a& Q
裡面有完整的電路, w9 ?4 U; {/ W2 |  R
感謝大大們的分享~~~~~~~~~~~~~~`
108#
發表於 2009-6-2 22:14:26 | 只看該作者

回復 7# 的帖子

新手 第一次来看这样的论坛,以前都是自己看书的 ,来学习一下 呵呵
109#
發表於 2009-6-5 11:23:21 | 只看該作者

回復 7# 的帖子

最近在工作上遇到需要設計OP的場合,才發現OP雖小,但是所需要考慮的地方還真不少。, ^5 F8 K9 H  }: D% y
感謝大大的無私分享,讓大家的設計技巧更上一層!!!
110#
發表於 2009-6-5 13:55:48 | 只看該作者
大部份都是在設定上會出問題,之前我也有自己調看看,但是都不理想,先看看大大分部之paper看看好了...0 ?6 I) ]1 f. J9 W
多謝大大分享~~~
111#
發表於 2009-6-7 22:21:52 | 只看該作者
有資料可以參考嗎?
( A0 U$ {. d* B+ {7 G8 X0 ]感謝大大們的分享~~~~~~# L# z( ]! q, [
112#
發表於 2009-6-11 15:13:22 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

請教有關調folding_cascode 放大器的訣竅請教有關調folding_cascode 放大器的訣竅

評分

參與人數 1Chipcoin -2 收起 理由
frank822 -2 no response,no comment

查看全部評分

113#
發表於 2009-7-21 10:17:51 | 只看該作者
最近也在研究OP怎麼設計, 不過還沒什麼概念, bias也不知道怎麼設, 希望看了前輩的paper對我有幫助, 謝謝!
114#
發表於 2009-7-21 11:12:49 | 只看該作者

回復 1# 的帖子

为什么看不到图,单看文字看着好累!7 F# V. V4 X+ _8 y0 d$ @4 U
, \5 c4 z2 a- U0 m8 H  T
[ 本帖最後由 semico_ljj 於 2009-7-21 11:28 AM 編輯 ]
115#
發表於 2009-7-24 14:51:17 | 只看該作者
thank you for sharing this material
116#
發表於 2009-7-26 14:47:29 | 只看該作者
各位大大~我的OP是two-stage的架構~而我去量測low voltage bandgap的PSRR出來的頻寬很低。% H' p4 V5 p/ l/ P& M" r! A. Q
我想請問一下PSRR跟OP的GAIN是最主要的影響嗎?還有什麼也是影響的因素呢?
- a4 _6 S8 K, v/ A5 G, h; L來去看看大大給的PAPR...謝謝囉!
117#
發表於 2009-7-26 21:58:08 | 只看該作者
1. 看大家蠻踴躍在討論, 確實已發揮'社群'之功用.# j$ K/ n4 b0 ]% @5 C- C9 o
2. 我同意, analog ic design indeed needs some experience.
118#
發表於 2009-8-23 21:48:29 | 只看該作者
多看看PAPER是有益無害的- T7 e7 K0 U3 v: Q/ e2 |
尤其在做analog這一塊
119#
發表於 2009-8-27 01:00:23 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

小弟目前正在練習設計folded cascode opa
- ~  c& M- G$ ^3 Y這個討論串令我受益良多呀
120#
發表於 2009-8-27 19:22:47 | 只看該作者
fold-cascode的opa真的不容易設計的好
/ G8 M7 V! o( }+ O, x來這裡跟各位前輩學習如何設計
) Q; ^7 S1 H: s3 _謝謝大家的指教
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 04:19 AM , Processed in 0.133017 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表