請問各位大大有關跑OPAMP模擬的問題 ~~~

finster

作op模擬時,是要看你的op應用在什麼電路,什麼情況,作何用途
5 t* o: {' K7 y) ^4 z' D2 ^; |op基本上可分fold-cascode和two-stage兩種,而這兩種又可區分成p-type和n-type input兩種
如果你的應用或者規格要用到rail-to-rail時,則是要同時用到p-type和n-type input的op
& f+ ^3 O5 s9 T
5 j' p* z. U3 `7 [% t對spice來說,要看op的gain和phase,只要下vdb(out)和vp(out)即可看到input對output的gain和phase
5 e* |7 s) _9 b至於spice是怎麼計算出來的,說真的,與其去計較spice是怎麼計算出來的,倒不如花心思去思考當你設計出來的op的gain和phase margin沒有達到預期時,你該如何調整op的size,你該如何從現有的波形中去推論出倒底你所設計的op是那個元件出了問題,而op中各個元件的相對關係又是怎樣子連帶變化的,layout的安排上又要如何佈局才會得到最小的layout面積,元件要如何擺放才會有最小的mismatching....等
op的p/n mos數並不多,但區區這幾顆mos設計好的卻是一個大難題,尤其要配合到performance,low power,low area等要求時,設計難度更是高,知道理論是一會事,會模擬又是一會事,在業界真正要作的是接到project和specification,你就要設計出來,並且要知道那裡是關鍵
2 d( b# A( c% D" x/ w
作op模擬時,要看你的應用來決定你的負載,負回授的接法並不一定只有單純的r-c,像LDO的regulator的op,我就看gain和phase margin以及PSRR和電流消耗,如果是driver,那我就特別在意電流消耗,op的面積,offset和phase margin,gain就比較不那麼放在第一位,而且LDO和driver所接的負載並不同,所以在op模擬上兩者的考量情況就會不同,如果是應用在ADC,那又是另外一種考量和負載情況
我要說的是OP在不同的應用會有不同的考量和設計重點,OP的模擬,你參考CIC講義其實就可以了,CIC講義都有附上他們對OP模擬的建議指令和方法,這是基本OP的模擬作法,而應用在不同的需求會有不同的考量和設計重點,如何決定OP的size和設計出一個符合規格才是該要花心思去學習的