請問各位大大有關跑OPAMP模擬的問題 ~~~

ccmake23

請教各位大大
8 H$ o5 U  G- ?9 n- I; B2 \小弟在跑OP的模擬的時候有一些疑問
3 G8 s, W; o, z( _  M* r2 T# U甚是困惑
$ @; P& m' t* K! x2 o4 I不知道有沒有大大可以幫小弟開釋一下
1 ^: D& a( r  }2 h4 K1.  http://0rz.tw/1340k
1 j& ~& G. g: Q5 ]& H: o我們如果要跑單純的一個OP
會是直接畫像這樣的電路圖
5 r7 T" \+ P2 w# \2 g1 C1 L然後用spice給Vin的電壓
之後去量output的電壓
再跟Vin相比之後得到A的db值嗎??
/ }2 W/ H2 D# H' G) g) f) G在設計一個OP的時候
8 e' d. S  P5 ?3 l' r大家會去跑像這樣的電路嗎??
8 I0 Y8 B0 O1 v! {! [跑出來的A(db)是不是只能看出這個OP的gain跟頻寬呢??
* N) Q# J$ X+ U% b. b' q" H還有沒有甚麼其他的用途??
& w. L, G1 A+ V' Q3 T- i另外在給Vin的時候,我看到書上的spice檔是寫  
" [8 I0 F; ^7 R# U) f5 d7 BVin  a點  b點  dc  1  ac  1
0 K* E2 i( Z' C1 `- X這樣的意思是他給幾伏的ac訊號呢??
" y' b: _: L6 V1 b  n5 B$ \3 ?如果是1v的話,那放大器不是會飽和掉嗎??
怎麼可以求出Vout的值呢??

, z6 Y* q1 }" I( P( I8 j! p& N2.  http://0rz.tw/9040H
這張圖他把電路加上一個很大的R跟C之後負回授
% `5 j; `3 H: X& @7 R5 X4 h9 p我不太了解他為什麼要這樣子接??
這樣子的量測跟上面的open-loop有甚麼不一樣呢??

3.  http://0rz.tw/5040G
: z* I  P0 D5 _" I6 r( o假設現在有一個這樣的系統
原先沒有大R跟大C的負回授系統
我們為了要檢查這個系統的穩定度
3 u* Y+ q/ t- F, X: L, L* \5 d7 k所以會去跑頻率響應
0 j% i% g. c9 Q6 r( N7 G) ~  \這個意思是我們要去看A(Beta)的大小跟相位嗎??
書上的做法是在負回授的點上加入大R跟大C
8 f3 k. D7 c: H7 g: R% _% j% ?( X然後看V-端跟Vin的比值
他這樣子的求法還算是open-loop嗎??
還是算是close-loop??
2 A, X, L2 k. m這樣子求出來的比值是A(Beta)嗎??

假設有這樣子的系統
各位大大還會去跑單一OP的特性嗎??(gain的頻率響應)
還是直接看這個系統的穩定度呢??

問題很多又很雜
小弟為此困惑良久
$ A0 d; n% B/ ~' k4 e( l希望有大大可以給盞明燈
在此先謝過嚕~~^^

erdong2000cn

op确实是很多模拟电路的基础，不过真的能把电路吃透了，确实需要下很多的功夫

tom2003

本站有分享

何必勞駕finster板大呢??
, ?0 S4 O" e" b5 \- H  h/ {
. A- @/ q( u6 H+ X0 ~要花個錢買就是了....

caikunming

运放是做模拟IC的基础啊，学好她做什么东西就不会很难了，至少上手也快了。

yutian

finster能否提供一下你說的CIC講義嗎？謝謝共享。
想參考一下。

hyseresis

做AC分析時,要把AC,DC的路徑分開,而且要把OP AMP 的offset加進去才對,也就是說AC分析,要建立在對的DC點上,給您參考

semico_ljj

是“CIC HSPICE 講義”？

anita66

很讚的東西,終於有大大提供資訊了,感謝您的無私分享,3Q~

kubela

請問誰有f大所說得cic講義（有關op模擬的指令），謝謝分享提供嚕！

ccmake23

看到F大打了這麼多自己的經驗分享
$ R% X$ J3 i3 [" [- Z- E: E8 g! Y小弟真是很感動
2 x0 \' v( j5 W$ A/ n因為是類比新手
所以有很多東西都還在摸索當中
  f* f- R9 R* J* O! g9 f: W- F在這邊可以有一些有經驗的大大互相指教   真的是非常好的一個地方
$ j+ Z4 S' L; H1 V% S5 M6 ^因為不太想再占用太多的版面
3 `1 a& z* |2 `不知道F大有沒有EMAIL可以給小弟
私下再請教您問一些問題呢??
5 O% b* q3 h! z因為我身邊可以討論的人比較少
9 M8 I' a0 e1 n3 c. y所以希望可以跟您請教一些遭遇到的問題
: l) V# P. }  s1 l3 G若大大願意幫助小弟的話
( ]. B, `5 V0 {$ P. Z2 e7 T/ e! Y小弟的EMAIL是
; ]+ ~! {$ n3 w3 ?6 \& Mdavidwu.ep90g@nctu.edu.tw
希望大大可以回個信給我
或是回文跟小弟說一下MAIL ADD
非常感謝喔~~^^

finster

作op模擬時,是要看你的op應用在什麼電路,什麼情況,作何用途
$ S/ ^9 o3 L0 L6 Uop基本上可分fold-cascode和two-stage兩種,而這兩種又可區分成p-type和n-type input兩種
如果你的應用或者規格要用到rail-to-rail時,則是要同時用到p-type和n-type input的op

: L6 s. r" {6 b對spice來說,要看op的gain和phase,只要下vdb(out)和vp(out)即可看到input對output的gain和phase
; o7 @6 J% V# s0 j& l至於spice是怎麼計算出來的,說真的,與其去計較spice是怎麼計算出來的,倒不如花心思去思考當你設計出來的op的gain和phase margin沒有達到預期時,你該如何調整op的size,你該如何從現有的波形中去推論出倒底你所設計的op是那個元件出了問題,而op中各個元件的相對關係又是怎樣子連帶變化的,layout的安排上又要如何佈局才會得到最小的layout面積,元件要如何擺放才會有最小的mismatching....等
op的p/n mos數並不多,但區區這幾顆mos設計好的卻是一個大難題,尤其要配合到performance,low power,low area等要求時,設計難度更是高,知道理論是一會事,會模擬又是一會事,在業界真正要作的是接到project和specification,你就要設計出來,並且要知道那裡是關鍵
. K& m+ S5 k& K
' T* `6 U) X9 Q" T作op模擬時,要看你的應用來決定你的負載,負回授的接法並不一定只有單純的r-c,像LDO的regulator的op,我就看gain和phase margin以及PSRR和電流消耗,如果是driver,那我就特別在意電流消耗,op的面積,offset和phase margin,gain就比較不那麼放在第一位,而且LDO和driver所接的負載並不同,所以在op模擬上兩者的考量情況就會不同,如果是應用在ADC,那又是另外一種考量和負載情況
我要說的是OP在不同的應用會有不同的考量和設計重點,OP的模擬,你參考CIC講義其實就可以了,CIC講義都有附上他們對OP模擬的建議指令和方法,這是基本OP的模擬作法,而應用在不同的需求會有不同的考量和設計重點,如何決定OP的size和設計出一個符合規格才是該要花心思去學習的

ccmake23

以下還有一些關於OP的接續問題想請教大大

# o  E% J3 a, A& Q2 e1. 給ac 1 的實際意義是甚麼呢??
- ?% H2 K$ _' G# L     有人說是為了運算方便,可是我比較想知道實際上的運算是怎麼樣算的呢??
      spice是怎麼算的呢??
, A) s+ F5 A2 u- K
2. 一般而言跑單一OP模擬 都會用像http://0rz.tw/9040H 這個圖裡面的接法嗎??
& R' }/ B8 {4 E  l: I1 x" n     想知道一般工程師都是怎麼樣接的??跑單一的OP也要自己把他接成負回授,再加大R大C嗎??
  r8 t) |9 Y5 s* k" g: Z0 N     大大您回文的意思是,加了大R是為了要給負端一個跟正端一樣的直流偏壓
     使differential input的common mode 可以維持在一樣的直流偏壓嗎??
     在這個條件才可以再直流偏壓上面疊加小訊號,是這個意思嗎??
9 a8 y) D- D. G  O     那麼用大C的原因是在分析小訊號的時候,因為我們要看A(Beta)的loop-gain的頻率響應
0 ]; u  J+ _3 w% s     所以需要把負回授打斷,所以用大電容使AC看到的是一個接地的樣子嗎??

/ m4 B% i  B# p6 r6 k: Y8 J3.  http://0rz.tw/5040G  在這個回授系統裡面,也是會在負端加入大R大C,用意是跟單一OP接成回授且加入大R大C的
     原理是一樣的嗎??  
9 H+ K/ v4 _, k1 P4 z6 S6 G
問題很多
真是不好意思
希望大大有空的話可以回答小弟一下
真的是非常感激唷~~~^^^^

mbission

不客氣
! s0 {; \& U* z( C/ A; Z, J一般AC的模擬方式是把R用大L代替
3 ]8 x/ d5 g( H( S4 e4 n此外也可以用AC電阻跟DC電阻的方式

geniushoho

2. AC分析我說錯了~~~sorry
   謝謝 mbission 指正

mbission

2.圖中放置大R跟C,在DC時,C相當於open,此時放大器相當於負回授,可以得到穩定的DC偏壓,做AC分析時,C相當於short(因為大C),此時大R可看為OP開路,做開迴路AC分析
給你做參考!!

geniushoho

1. 假設你OP內部是個two stage之類的OP架構
    你這樣接有問題，因為input的+/-必須要有一樣的common mode value
. R& v" E3 c% o) _5 n6 ^- A    假設是在1.8V的架構下 可能你的input必需都要接到0.9V的DC準位
( Z- ]" |# m. R2 ]; j0 r% `7 L    這圖只是利於教學，所以只保留AC部分來討論忽略DC
% i* P5 N7 r0 a" q( C; m    Vin  a點  b點  dc  1  ac  1  ------->  dc是給他DC bias點 ac 輸入為1 並不是1v 只是利於模擬
     AC部分來看 Vout/Vin=Vout/1  所以你的gain就是Vout(dB)
     所以並不會飽和
2.  這電路名稱我忘了
     先討論DC部分 電容等效開路 所以就可以想成只有電阻接input- 到 output 單純的buffer效應
1 M1 M8 e. k! e     input = output (因為input不能留電流所以這條路徑不會有壓降)
9 |1 g& R( \) S! H9 b5 \% Y" L     AC時 因為電容很大 所以也會頻率到一定大小後也會像個buffer
/ _5 M  R; U" Z' Q. u% U$ Y/ Y3.  基本上看你要多少phase margin
     然後選擇OP的架構
    例如folded 他本身電路就有80幾度的margin 可以視為只有一個pole
* }. c, f8 P% E+ F, T1 `! k! \7 l    或者你用two stage設計 就要用頻率補償的方式
+ N" C! H1 ^2 d% j, N5 y8 L    把第二個pole拉遠去設計