|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 ; g- t9 j/ I3 R" b4 @
h" C I4 S. v8 D4 B恩~問到樓主我是甚麼學校?這個嘛!
% \) F1 E1 _; E! a0 Q* U不是台成清交,也不是中字輩,更不是科字輩,; |, M& ~, g: Q' k
小小的私立學校,就不方便透露了,
% y. L# S# `* s. i \) r大家可以私底下交流。
1 V0 e1 [5 a8 t6 w9 S* x5 ]畢竟還是在學習中。# J8 h4 @6 S' v! G
PO上自己layout的一小部分,也請大家多指導,該如 ...
2 r3 k3 {$ H7 Z5 J3 Z4 S* `8 e5 z* X$ L" k2 o
跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
. G7 d# j, Z, j, [4 B. b* t1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致7 F0 ^6 a) g- j' R2 w: y9 N5 R
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...7 K5 C3 U" s1 J8 D8 K F
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間- q2 u2 p$ E3 Y: V
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
g( Y2 P# k! V1 K6 [, H我今年也有比...不過沒交XD...所以沒有進7 ]5 Y$ Y+ m( T
分享一下我畫的rdelay
1 n6 M( d# D' F$ c0 x1 C4 I/ ?& ?空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
3 }- Z' D% T8 Y$ B) R, r: a* p1 M" e$ O- ]( N
4 P! n. N/ ^6 t3 |, _- G8 w* Z
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|