|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 0 J8 J+ }; A. n2 k2 w$ L# {
4 Y6 J7 ^, {; E1 Z; s; K: x, S- H恩~問到樓主我是甚麼學校?這個嘛!
- v5 @5 R3 V- z1 F! f3 R不是台成清交,也不是中字輩,更不是科字輩,
6 t1 [1 E) I8 k9 I' r' q: P( X* T小小的私立學校,就不方便透露了,
( l$ h" P1 L; W& i. p4 Q大家可以私底下交流。/ @1 e9 C% J6 V4 \# ^
畢竟還是在學習中。
0 v6 c. ?% ] @# V7 aPO上自己layout的一小部分,也請大家多指導,該如 ...
! n( s+ x' f" h( T9 }
$ u$ V# r) \5 H7 Z; k跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
: G8 x) i9 Y3 f8 z, Z8 C6 l1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致
* @1 D% N% F6 B9 \8 o. f! w2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...# U% ~8 N, P* ~- ]0 ^4 e
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間
; g0 w8 ~- S3 N. n9 N8 L% h5 d" W最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看+ Z, z9 R& u9 D/ S+ m3 U( |0 W
我今年也有比...不過沒交XD...所以沒有進- x' }- K, Q$ o% @
分享一下我畫的rdelay& n7 }' Q7 l. q* \( a
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
' F$ Q5 I0 E# U( U& z$ z7 h; }7 V' J8 n( [
4 R3 x: Q9 Q5 O8 X, m( G2 B! H+ I[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|