|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
2 }% U: v% H) U4 N3 ~, L2 K( x) t+ i/ v" A! ~, m
恩~問到樓主我是甚麼學校?這個嘛!4 j+ B1 H; `" r6 d- Q B& }: q
不是台成清交,也不是中字輩,更不是科字輩,, y2 ?0 i @+ Y! `* p
小小的私立學校,就不方便透露了,! z% c1 W1 V" d2 Z" d3 T* B
大家可以私底下交流。) T+ Z" X. v l% F" B
畢竟還是在學習中。
8 t* ~# |) o, X5 u8 O* ZPO上自己layout的一小部分,也請大家多指導,該如 ... " R' i) @. G b8 r$ C: d* y5 E
8 _% K5 W( g; {) v; C; i跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
' X; i8 ]# t* k2 g* C; m# ]1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致! L" ]: h- o8 m1 k r& N5 x
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...; {2 x; I. \; M9 P l' @9 v3 E1 f. ]
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間" V% ?3 _% k" }. I7 D0 U ?
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看; [( b, l* V n; u0 b& A* V
我今年也有比...不過沒交XD...所以沒有進/ w8 y+ U, t9 Q( T
分享一下我畫的rdelay6 s0 ]+ f( F3 c, y1 I3 r, e5 m% m
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
) `2 [) }0 E w2 s. g' Z" o" e8 f- n7 k+ u( f
5 h" b: |& ^* x. f* H: t[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|