|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 , o+ {8 |/ t; Q- Q4 a f0 I% |( \
4 M3 y+ W' k) f9 u( f8 U
恩~問到樓主我是甚麼學校?這個嘛!
7 ^; Q! M. f ~4 x不是台成清交,也不是中字輩,更不是科字輩,1 I' D3 B" G. k; c @' a/ I9 s4 {7 x+ j
小小的私立學校,就不方便透露了,; L M" r, k& v6 x g
大家可以私底下交流。8 Q$ d4 x% P6 I, B4 l; t: W
畢竟還是在學習中。
% D7 Z! v/ ~' ^) k( _, Y. U7 [PO上自己layout的一小部分,也請大家多指導,該如 ...
. Q- F5 _( }0 E9 @4 b( V
, ~9 E) E- y# d* E# r跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)9 y9 u- ?+ S( ?" u4 y1 ?
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致$ P# i/ x+ q; q, @. b" N- f
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...7 w( V. H$ O; e* F9 a; _) W
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間; e. g- z) V5 ]* L5 f; L- r
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
! |% R: a" z+ e: `' Y9 \& I, m我今年也有比...不過沒交XD...所以沒有進3 _" m$ h6 F5 J, d" Z/ I
分享一下我畫的rdelay; Q# v8 V" B" w, h
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
- M! M' U# y P2 g2 |3 P Z5 N$ |
9 s$ V/ m3 M+ @
% B W( `+ v1 x[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|