clock 的duty ratio問題

masonchung

因為duty=50% => #20   clk=~clk;
所以duty=25% => #10  clk=~clk;
1/4的duty high , 3/4 的duty low ==> clk = 1;
; ^4 B5 R% n' C6 W8 W4 ]- k5 h所以這樣子改一下
& w% x' U( z: d% n# e' halways
0 p) v3 X" a$ d8 M! R9 K#10   clk=~clk;
0 Z0 I) r" i" L3 W2 c. _, ainitial   begin
! _* @0 e5 p) l+ ]clk = 1;
4 z8 T* H; t, L. C) dend
3 P* }) M( V. T, Q- g/ X試試看

masonchung

應該加一級counter , 以 clk 為 clock , clk_out 為輸出
: X: L& x! {) Z: m- }+ tinitial 時clk_out=1
數到1把 clk_out=~clk_out
$ m: A5 C& H- ~  Q, [) q3 Z1 A數到4就 reset 並  clk_out=~clk_out

masonchung

你的問題應該跟這位大大類似
http://www.chip123.com/phpBB/vie ... extra=page%3D5#zoom
這是另一種實現方法