CALIBRE LVS & DRC

crystal_blue

極簡單的說DRC 就是Design Rule Check 的縮寫，也就是依照Design Rule來check你畫的layout
) j" S& T  U2 r9 S只要將check 出來的error部份修除就ok了

4 K( M2 {8 M( A- o# |) b極簡單的說LVS 就是Layout vs Schematic 意思就是layout跟電路的比對
# O! S( U$ C/ A1 w除了比對電路有沒有接錯還會比對model有沒有畫錯。

5 L) P) f. {, I3 t6 U: [  ]# S另外請問您的問題NET DRC 是什麼意思?因為沒看過所以沒辦法給你解答。

crystal_blue

簡單的說~你要的答案可以在LVS & DRC 的COMMAND裡找到
! c2 ]3 y8 Y8 r6 s3 a
LVS的原理就跟之前所說的一樣，CALIBRE 如何去認到MOS 除了COMMAND外
你還必須STREAM IN SPICE ，COMMAND裡會去定義怎樣的條件下他是PMOS
( k5 }/ x0 g: S. @/ J還是NMOS，如何判定是INV是去比對你所STREAM IN 的SPICE ，在LAYOUT中
; N- o+ Y  T; f7 w如果有PMOS 跟NMOS的連接方式跟SPICE中的定義相同那LAYOUT就是INV，至
於如何找到特定的NET，除非在電路中就事先寫入，不然在CALIBRE RUN LVS時
) D  I+ c* z2 q( }9 Y- R8 n所產生的NET NAME是隨機排序的，不過有些LAYOUT的TOOL有辦法認到NET，
但也是必須事先設定。

DRC的原也跟之前說的一樣，COMMAND FILE 會去依DESIGN RUN 裡的規則然
) D% |/ K$ ]2 f後寫出一連串的句子，將所有層的可能的相對關係以條件式的方式寫入，然後再
利用TOOL 去比對並將結果顯示。

0 g: M1 j  ?5 H; u! R5 k) c* M- \4 Q以上是我所了解的部份，希望有幫你解答到。