設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 用verilog撰寫取對數log電路

1 2 3 45 / 5 頁

發新帖

樓主: michael6172

[問題求助] 用verilog撰寫取對數log電路

發表於 2022-1-14 10:39:13 | 顯示全部樓層

感謝您的程式也對log的verilog寫法有興趣

回復支持反對

使用道具舉報

發表於 2024-1-16 17:55:12 | 顯示全部樓層

剛好有在做這個研究，感謝大大無私的分享!

回復支持反對

使用道具舉報

1 2 3 45 / 5 頁

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-19 10:04 AM , Processed in 0.103006 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表