Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4186|回復: 1
打印 上一主題 下一主題

[問題求助] 有關TSMC 0.18um Layout的問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-2-13 19:51:22 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我最近在劃Layout, i) |3 p/ N# m9 m+ m3 I7 J
用到一顆電晶體在ADS裡叫 1.8V native NMOS( k1 ^8 i5 M, n0 W* \+ l/ g
在Layout裡是nmosnvt2v這顆電晶體的body要自己畫
8 s/ ]- O) ~# p5 c我之前是選了這兩種"M1_PACTIVE", ~* J+ R7 s  H  `" r; [
               "M1_SUB"/ t/ O6 ?5 w$ x* B
畫單顆時LVS都正確. J/ T* x8 @8 F
一但兩顆以上就會抓不到body
. ^- {6 w$ ]3 ]- j" ~  E4 t+ P, A請問有沒有人畫過) S7 E* [6 C0 K# _$ J* l6 f
知道應該怎麼畫我應該要注意哪些事情呢?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-2-14 17:42:49 | 只看該作者
Guess to relate to "NTN" layout. Take a check.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 02:16 PM , Processed in 0.104513 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表