|
我也是碰到這類SPI的問題~: D- g5 N! k% p1 \' S( r
+ F' |, c2 A. Q( v' p
架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)
& g7 V; |" ^( h. U3 H RFW不願再傳輸時透過A/D bus製造SPI_CLK; q( B5 a& k' f) y3 ~$ n
(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..)1 s) Q! e0 o8 }) K- f2 N# v
& H% E, b$ A% p3 s# ~6 b, M
問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)
6 r6 M7 f: `' j$ }8 {3 _; A3 R4 `( t# K2 Z+ k# q# i, T* S
1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz)
. V5 M+ v/ @& A9 B( ~& w O 此頻率如何產生??
/ Z9 [: ?1 E* p, [) c1 K, Y! S7 u% G, N$ o1 e: p4 v ~
2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|