|
Dear all,; g8 N [6 V/ v# g6 h
小弟日前看到一篇 Intel 所作的current DAC
# d) {; F; I3 N: ?. x% e+ j: E7 P
有許多地方看的不是很懂,上來尋求各位大神) A. ~) c& P) g, Q% }6 v; s" a# ?, z
* u! @. w+ V. b7 F問題如下,
/ _8 b j( V& ]8 }3 ]& o, a1 }) j4 e5 l% V3 x: T: W5 y
1. class-B current DAC 中的class-B是指正負半波分別使用 P/N current DAC 所驅動嗎?(類似一般class-B放大器的意思)還是另有class-B current DAC 的架構意思?
2 |2 i. c: t! t
& z& @/ F0 }( t6 T9 u5 a, I2. 據我所知,一般使用 Redundancy with <2 radix 的技術是放在SAR ADC 使用,目的是為了校正SARADC 內部 DAC 靜態錯誤,與一些容忍範圍的轉換錯誤. 但如何使用再純 current DAC ?
4 z$ R* n4 t) A) K( t
: H' B$ z/ X# {8 E$ Q. M; ~ U3.如附件上,paper上 Intel 有畫出DAC 的 Simplified schematic, 其中他所是用的 current cell 的大小為 4 , 7 , 13 ....... 1479 2947 的排列組合. 研究了一個禮拜還是不懂 如何使用 Redundancy with <2 radix 這些 組合,上來求助大神5 r$ Y8 @: @5 Z1 e3 n0 k6 `9 s/ T" T
. b: y2 q/ _5 b: P* n; Z4.如附件上, 一開始他使用 12 bit 的資料輸出 經過 DECODER 分為 兩入 11 bit 資料 到這我還能理解, 精彩的地方來了!!!經過 buff 之後送到 current DAC cell 時 又變成了12 bit , 注意一看 DP0~DP11 ......
) ^# K0 @( o. C. ~! c1 h8 q3 F! Z! v2 E
小弟我才疏學淺,麻煩各位大神多多指點
' H3 R* }% q$ n- A" }2 A. r' f" m9 Z6 f1 m6 n8 }& S
感謝 感謝, j. Q* B: L8 A @6 i3 `$ e$ l
0 p3 L# h' c6 N" `Allen.
( D& t s% p8 m3 Z8 \4 P% x+ D5 q
: |/ d5 Y m; T, B0 L9 ]# y$ ?! B. Q) r* c% r- u
( S* d$ C1 |& u$ p4 H1 Y5 n- M1 x) Z
) t1 S/ b* g' F t
|
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|