PLL相位噪聲擬合？

chip123_scott

各位大師，如果做一個PLL，PFD/CP的電流噪聲、VCO及分頻器的相位噪聲
使用PSS+Pnoise仿真，如何將各個模塊噪聲擬合。
$ L7 A7 d0 W$ {3 w2 @7 \+ @6 f查了一些資料Matlab擬合，懇請各位分享有更好具體擬合方法？
謝謝各位
% L! ^- l9 ~- D" X/ T  ?; ?) k) T' ~
6 L: M) m8 w, U4 s

p12345q1

- D: F3 J2 @9 `; o! i最近在研究PLL與DLL, 感謝大大無私分享!!

tony9211

就將各個block的noise 乘上noise transfer function
9 N/ M7 v' Q0 ?: `7 G- E加總起來就可以了
( Z  i3 a4 `0 P. J最後在看你要那種jitter 看要不要過一些transfer function
都不過就是phase jitter  （名字很多 edge jitter absolute jitter)