請問lay完一套cell library要如何產生.lib資訊？

sunnyodi

如題，請問各位版友，目前公司自己建完一套stdandard cell library
因為是自己設計的線路和layout，所以公司希望能夠轉出Designer所需的.lib檔
# W5 R0 f1 S( O0 U) s; {: Q來提供Designer做Pre Simulation！
5 u7 M, L' M6 U* V6 i, j**************************************************************
目前由網路上查到2012年CIC提供的資料，有一套Synopsys提供的Liberty NCX
似乎可以簡單有效的產出.lib檔案！
看了這份資料後還是不太懂，以現在只有layout圖和spice檔案來說
不確定到底產生的過程還需要哪些檔案？
6 ]) h9 ]# i; N2 |) u+ u
# k$ i5 Y2 Q8 o文中提到所需的檔案有
  ~1 d7 f! J0 {* d; N" ?" O$ I( B1)Model file  ==>  請Digtal Designer提供原始cell的model？
$ a$ o6 r4 B5 l6 f  [2 ?2)Cell netlist  ==>  是指現在驗證LVS時所使用的spice檔案？
3)Input library  ==>  gds？還是該製程原廠提供的.lib？
& b8 K3 `! C4 [7 |$ r' `3 P1 Y% H7 ~& A4)Template files[非必要？]
※因小弟權限太低，所以無法附上連結，請google→"Synopsys Liberty NCX"
2 j1 m% l; x" V**************************************************************
請版上各位版友協助，感激不盡！

tlhuang168

大大分享
3 d* u# d& C9 @; x. J7 R* ^/ _真是太感謝了