設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › [問題]關於某篇文章設計capless LDO 的 PMOS
返回列表 發新帖
查看: 25106|回復: 25
打印 上一主題 下一主題

[問題求助] [問題]關於某篇文章設計capless LDO 的 PMOS

  [複製鏈接]
laasong
1#
發表於 2014-9-20 13:14:42 | 顯示全部樓層
來看一看7 m  a0 ]5 l0 ]
capless ldo真的需要考慮更多的是  補償  voltage drop1 ~$ T. Y- N) e+ I( q% u& b* t
傳統作法都是還會在layout有空間的地方塞一堆電容
! A) U" s6 f5 p, A' W( o# Y比較新的作法本身是還沒試過  畢竟  公司要的是做出來的時間而不是讓你慢慢研究阿QQ
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 12:04 AM , Processed in 0.096005 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表