M0+ M0 M3 M4 Soft IP Cores

sinoicboy

遊客，如果您要查看本帖隱藏內容請回復

' ?1 i* g( P# b& p. _
iconstart@gmail.com

* K, i& M( @" C, t- Z( }5 g: E├─AT420-DA-03001-r2p0-00rel0
│  └─docs
$ z3 q& n3 O7 r0 R│          DDI0337G_cortex_m3_r2p0_trm.pdf
6 x& m" i) a$ ?4 Z; ^) N! ~" a% g- M│         
9 f6 y5 `# L1 [3 w. T5 f7 ^! Y├─AT420-DC-02008-r2p0-00rel0
2 L; X& V0 p! V, S% Z! K│  └─docs
6 S7 W0 Y; S, r2 q3 ^: y│          DII0194A_cortex_m3_r2p0_csg.pdf
: k$ p5 c$ N5 z3 B7 t* o; ~: \1 B: P│         
; Z/ h: z; ?4 |# `/ ]6 _. C├─AT420-DC-13001-r2p0-00rel0
7 a6 y9 H5 Q( o/ G$ ?│  └─docs
9 }  ~! S- g. r% I6 p9 S  ~7 f
│  │  │          CM3CodeMux.v
│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
│  │  │         
│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
3 Y) I# [" v' q& Y5 \2 t│  │  │  │  
│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
1 C9 A8 r" H+ Z- Y│  │  │          DAPDpApbSync.v
│  │  │          DAPDpClamp0.v
' [; G9 T1 C& l) }│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
# u- ~0 u3 n) W, s0 R4 n7 X│  │  │          DAPJtagDpDefs.v
1 \3 b1 k7 n, p( ^│  │  │          DAPJtagDpProtocol.v
│  │  │          DAPSwDpApbIf.v
0 v$ {% ?; y4 Y( m" R│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
+ ~" l6 j/ M5 o2 D3 A3 S( W│  │  │          DAPSWJDP.v
│  │  │          DAPSwjDpDefs.v
/ h( O- w8 a" o│  │  │          DAPSwjWatcher.v
│  │  │         
7 Y) h/ q: x& A9 [2 R, `│  │  ├─models
. B) b3 u% E7 Y& `' P│  │  │  └─cells
0 a$ W4 q: T1 ~│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
8 Z) e4 x4 W$ t9 G│  │  │          CM3Sync.v
) Y8 J+ u* s$ h1 b│  │  │         
│  │  └─tbench
$ H7 C. U6 v" M: p) ?# A9 }$ t; r│  │      └─verilog
│  │              AhbToApb.v
│  │              AtbLogger.v
│  │              BusMatrix.v
│  │              ClkReset.v
│  │              CM3BusComparator.v

4 A/ K+ w" w5 R1 m; x7 B  }3 j
│      │  │  exclude_list.sc_waitstate

/ s- N  p3 N/ m% d2 B             │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
4 L/ L7 Q* V+ J7 @9 j5 B+ v" V             │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
' O9 [# A, Q" m5 M% T             │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
9 S. }7 M# C/ w0 i; n             │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
             │      │  
1 U* q# {% V( G' ]) l6 s7 I7 a& n+ i             │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
) d7 E- j3 s8 h0 b9 T             │              cells_1.geo
/ z( @6 k9 N2 f3 J1 r1 W             │              cells_1.pwr
             │              index.cli
9 D# v+ h. N/ Z8 A; t/ @             │              README.TXT
) p9 m9 v$ `4 j& a+ v1 x+ a             │              rulesets
             │              VERSION.TXT
             │              vias_1.geo
- M% w! M4 y4 }, K             │              
4 M. E  k8 \+ W' j+ ^1 [2 e             └─tsmc
                 └─t-n90-lo-sp-002-f1_1_6a_20060914
9 ~1 M' G) m: m$ A                     └─6X2Z
( n" [, U7 M% O5 k                             corner.defs

2 K  h  [! g6 n, j2 G├─integration_kit
4 g8 g- ?0 L3 U) g% T9 f│  ├─logical
│  │  ├─cm0ikmcu
│  │  │  └─verilog
; S0 `6 r: D, g2 b│  │  └─tbench
│  │      └─verilog
│  └─validation
│      ├─glogs
' S) b8 i' m! J│      ├─logs
, q" D  ]6 H2 W! J│      ├─mdk
4 g5 A, o1 ^% B# C│      ├─srpg
3 k6 g0 I0 \0 X5 b* F+ F│      ├─tests
│      │  └─CMSIS
" ~& S  b- X- l│      │      └─Core
│      │          ├─CM0
( l. t- O( {8 @│      │          └─Documentation
│      └─vectors
├─ipxact
│  ├─busdefs
5 O! P4 v' z0 o: i+ ?* f1 R: K│  │  ├─amba.com
# [/ o( H/ W9 ~# i6 M1 j6 `│  │  │  └─AMBA3
│  │  └─arm.com
; _$ \+ m) `5 c9 J" N8 F│  │      ├─CoreSight
│  │      ├─Cortex-M0
4 B' s  Y" `8 w' k/ o( z3 {; p4 S│  │      └─CortexMCores
4 h. }3 j% ?" W8 G7 D9 I0 Q│  ├─channels
│  │  └─arm.com
│  │      └─Cortex-M0
│  │          └─rtl
│  └─components
│      └─arm.com
│          └─Cortex-M0

yukitsu

感谢分享，学习一下。