M0+ M0 M3 M4 Soft IP Cores

sinoicboy

遊客，如果您要查看本帖隱藏內容請回復

' d8 x% G3 U& Z( e
# r5 n9 S9 s9 y( H3 i- ~iconstart@gmail.com

' @: j( P- Q. l& P& R6 p3 e3 b├─AT420-DA-03001-r2p0-00rel0
│  └─docs
│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
├─AT420-DC-02008-r2p0-00rel0
│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
2 ~3 ~" _" h& F4 O" E│         
0 p% i) @& h& Y3 Q0 Q# |9 |- f; Y├─AT420-DC-13001-r2p0-00rel0
1 ~# s* b# a  i' E) v8 S2 U; q; C│  └─docs
5 R. L$ W' r4 U% G
│  │  │          CM3CodeMux.v
│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
& q7 E+ I" E( ?│  │  │         
│  │  ├─dapswjdp
  l+ S) P/ ?- M( \2 ]│  │  │  │  README_DAPSWJDP
8 {% G% I, I( i│  │  │  │  
' K' T* |" K$ [8 Y│  │  │  └─verilog
" ^- y; H6 B5 C) ?, U4 N6 u1 J│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
0 F! C3 H# m! N7 R. ^5 l- }" H│  │  │          DAPDpApbSync.v
  \% Z6 `5 j6 P│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
; S* @" `% ]1 z+ Y/ N- T* f- j6 d7 o│  │  │          DAPJtagDpDefs.v
" x% T* ~6 Q- G8 b8 A│  │  │          DAPJtagDpProtocol.v
9 H2 P$ r  w3 Z  b, V, `3 F0 L│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
│  │  │          DAPSwjDpDefs.v
│  │  │          DAPSwjWatcher.v
│  │  │         
* a' B' Q9 H! E1 g& S3 c, A  M│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
, F2 P& T. M6 i3 v│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
│  │  │         
" o; w0 E5 I$ S7 ~/ h│  │  └─tbench
! X5 o, M8 W- L- C  r' w0 F$ N│  │      └─verilog
│  │              AhbToApb.v
4 i; X: U6 D/ x6 c: \│  │              AtbLogger.v
( ^* a* Z- c- d0 Y. B. a│  │              BusMatrix.v
│  │              ClkReset.v
│  │              CM3BusComparator.v
& B9 i% Y9 q' x" {) Y1 V
8 ~- `8 t: c1 b  B# ], F( p
# I4 R+ E/ n) n% R  ^$ ]0 Z1 ]│      │  │  exclude_list.sc_waitstate
) a# H: `/ s" F9 g5 S' l2 {
. v% f  o1 ^9 H% n             │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
/ |  C" ~! f" K9 z/ s             │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
" f3 ~: r5 H8 }- N3 R1 E" e% v) o) I             │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
             │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
             │      │  
             │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
! d4 }% Q( |) L3 I; l$ _8 \4 M             │              cells_1.geo
             │              cells_1.pwr
             │              index.cli
* R  m* D! }8 `, a             │              README.TXT
7 c  H- \, p; M0 E7 C3 k0 R             │              rulesets
             │              VERSION.TXT
1 f" f$ _/ O% s* _( C: c* Z             │              vias_1.geo
             │              
             └─tsmc
                 └─t-n90-lo-sp-002-f1_1_6a_20060914
8 E# B% u; s: ^1 M- P6 E                     └─6X2Z
  Z$ a2 e" G" K# m6 b                             corner.defs

├─integration_kit
│  ├─logical
( f; [! p, {5 ]3 G  i, r  f) s│  │  ├─cm0ikmcu
( R4 n" P9 m8 l" J5 X│  │  │  └─verilog
│  │  └─tbench
2 y9 S+ L  [& `3 Q! m│  │      └─verilog
0 {: g/ V( p% c* g: i% }│  └─validation
5 \7 v1 e" F# e* I5 m( n│      ├─glogs
│      ├─logs
) l1 m1 x' Q1 s│      ├─mdk
│      ├─srpg
│      ├─tests
│      │  └─CMSIS
7 E) A+ ]" [* g% l) \│      │      └─Core
  U  \- a  o9 b, x- B2 G. K2 {│      │          ├─CM0
1 k# T) I* P* _6 [* Z  f│      │          └─Documentation
│      └─vectors
├─ipxact
│  ├─busdefs
│  │  ├─amba.com
│  │  │  └─AMBA3
1 C* K# n! `; z5 W; K1 }│  │  └─arm.com
  l$ a% W$ o0 q- j$ w│  │      ├─CoreSight
│  │      ├─Cortex-M0
- S  k5 m: l7 b. P; q% a$ P6 g│  │      └─CortexMCores
│  ├─channels
% v, U5 w- T5 e" N& @│  │  └─arm.com
│  │      └─Cortex-M0
│  │          └─rtl
* M$ U  @! l7 ?5 U1 ~% F│  └─components
& s$ J" E. e; w4 I4 w/ {- ?$ w│      └─arm.com
1 D: c8 J5 x1 h7 [6 k) S│          └─Cortex-M0

yukitsu

感谢分享，学习一下。
. E4 q) Z* [+ c/ n3 ~) C