Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 11802|回復: 3
打印 上一主題 下一主題

[問題求助] T18 DRC LUP3.1g_1.8V

  [複製鏈接]
1#
發表於 2013-11-8 07:39:24 | 顯示全部樓層
您好:
1 b# ~( {8 L- q3 w1 W! o' D2 S0 s8 k% _. o% H- s# m1 ?
       我簡單的按照DRC RULE上的字義跟分享一下我的看法,應該是說如果你的N/PMOS有直接接到PAD的話,你的NMOS就必須要圍上DNW,而且DNW跟你的PMOS的NW必須距離3um以上。
2 R3 B, D, Q$ X0 ?. r( `" \* {& E$ g. y+ G) _8 \3 [
        我猜這應該是為了ESD所設的RULE,因為在PAD附近較易有大電流,故拉開N/PMOS以防止LATCH UP產生。
1 o2 E# u9 g$ D( l7 ?
% p' I8 a1 _/ v( t7 R以上希望對你有幫助。
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-7 12:41 AM , Processed in 0.096005 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表