What Verification IP do you plan to use MOST on your current design?

ranica

ASIC工程师
公      司：High-technical IC supplie with commercial FPGA intellectual property
工作地点：北京
; y5 G: S, P' `" z
职位描述
1.微电子相关专业硕士学历, 3+年ASIC前端工作经验（不含在校、实习）;  
+ y* s5 F( s* c$ \! d5 ^2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。
* }1 ^; |3 l$ M3.精通verilog语言，能够独立完成verilog module design，拥有良好编程习惯codingstyle。
4.能够独立完成单元级仿真，在系统仿真中承担部分工作。
) Y' A" J. [$ |' v/ t1 S; ?6 W" s5.至少1次成功流片经验。
( ^2 ~" {. r/ d5 E6.对synthesis、sta、dft等有一定了解。
7.良好的团队合作精神

ranica

职位要求
4 N6 b3 Z8 s; x2 v2 {4 |  ?3 P; ~9 F2 U全部或部分满足以下条件者优先考虑：
9 x' M1 J5 i- Q1.有在大型asic公司工作经验，深入理解其企业文化。
2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。
3. 丰富的fpga emulation经验，能熟练进行板级debug，编写调试简单driver。
4．对芯片系统架构有一定理解，能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验：
; M7 u+ G$ C: g" V6 _ARM/MIPS/8051 CPU及其架构,
! x( {2 f7 C1 fAMBA(AXI/AHB/APB) 总线、OCP,  
USB(3.0/2.0/1.1,  
NAND/Nor Flash/S-flash controller
* l1 |( i: E# l* hDDR（2.0/3.0）controller/PHY
5 r! Q' ^4 r8 A- ^  z& q$ [low power design,  
# p6 E  ~$ y' P* q/ v4 Nchip level clock/reset generation and control,  
$ o6 n0 x) o: w7 A2 bSD card controller, SATA,sim card  
' r9 i2 K+ R5 _soc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART),
Ethernet,  
* \# Y4 ^* I9 }2 j' B8 @JTAG, etc.

ranica

FAE
公      司：A famous IC company
工作地点：深圳

& R1 v, d/ [) V8 ^# \Key Responsibilities

Scope prospected and qualified IP opportunities develop strategies and processes to increase IP licensing and design wins opportunities.
1 X; ]- ?0 @! Z& |' C1 F( m
Remove technical obstacles and provide a path to increase IP licensing and design wins opportunities.

Present and demonstrate technical details of xx products to customers.  

  N; S5 ]: p, T/ X1 u% W0 XProvide technical support in pre-sales opportunities as well as ownership of customer support process.  

& f  \2 G& @# e/ B& E+ D, CProvide appropriate product recommendations to meet customer requirements

, d3 _+ N- _0 z4 N, ?! Q8 ?Provide system design expertise and first pass architectural planning for products in early design stages

ranica

职位要求
5 O5 H+ A6 L( y8 d4 v' QEducation & Qualifications
% }4 r1 u5 |1 D, S& LQualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or Computer Science. Master degree is a plus.
# c# X9 e# B  l& n4 _9 n
Professional Skills and Personal Requirements
5 g# H: @: o3 Y0 i# K, \# _Excellent communication skills
Highly self-motivated with the ability to effectively work alone as well as in a team
Must have the desire and ability to solve problems quickly.
Demonstrate a positive attitude and respect for all members of the team
1 B2 g$ D; I" U, Z6 U* ?6 O! ?8 ~Be motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success
2 C& \3 g9 [& SWilling to travel both domestically and internationally, approximately 30% of time, spending significant periods of time on customer sites and for learning trips.
Good spoken and written English
7 [6 t6 P3 L# z3 K, P, k  Y2 OCustomer related experience is a plus, but 10+ R&D experience is must-have.
  @" o3 |3 S. g' B6 X% [
Essential Technical requirements
7+ years experience in IC hardware design. xx SoC tape out experience is a plus.
Working knowledge of ASIC Implementation (Verilog, Synthesis, P&R, and Timing analysis), including relevant EDA tools and methodologies.
Experience at the system architect level with intimate knowledge of bandwidth analysis, low power design, performance optimization etc
GPU experience is a plus.
Consumer application experience is a plus

ranica

IP验证工程师
  y( s6 x+ U* w- [) |0 O公      司：A famous IC company
% Y8 U- Z/ H" z工作地点：苏州
  O) k! e5 Q2 d3 F/ I7 i4 e2 m
职位描述：   
3 r* k% n/ A1 m, w1. 负责PowerPC等平台上的软件设计、开发、测试
8 d0 H: Y# D3 s) m' \3 q2. 配合IC设计人员完成芯片开发验证工作
/ e3 K7 |$ m. r7 L8 n6 x3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作
5 Q2 o4 s$ {8 h
岗位要求：
5 I% A9 _& }' d) Q  Z$ e- z1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
8 |8 r0 V9 b0 d4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
: s! S8 }  g/ _/ a* I公      司：A famous IC company
工作地点：苏州

职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
3. 负责相关技术调研，编写相关开发、测试文档
" `# q7 ~* t2 Z0 w" n: |8 T6 R4. 负责芯片及应用方案的市场推广和技术支持工作
' v' r) Z, x1 U  ], E6 ]
岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
. K! q5 z0 ~9 V# G2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
) ~- T( C4 K, ?0 A& f3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
6 A2 C1 E1 I+ P+ {- k4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
8 T! b: D2 C3 X) o* T$ m% \# h, L  T5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
# h- Z+ U3 h* ~公      司：A famous IC company
/ Y6 q5 `0 [$ p  T6 T; y工作地点：苏州
$ Y+ d* t1 _1 b( U1 a' J
/ J' F, R4 P/ Q/ A* P$ K9 [职位描述：   
! j$ z2 c+ ?+ R0 H; q1. 负责PowerPC等平台上的软件设计、开发、测试
; Q% g/ b% P& a# @2. 配合IC设计人员完成芯片开发验证工作
7 c: w# c0 N2 h. y/ l* x8 L2 p3. 负责相关技术调研，编写相关开发、测试文档
) W9 t7 G. d! T5 S2 N2 ]4. 负责芯片及应用方案的市场推广和技术支持工作

, k5 k1 I* l* b& C, r  P岗位要求：
$ g2 F' ]- S/ H0 g) N( r# E# {1. 计算机、电子类相关专业，本科及以上，三年工作经验；
6 C) f* D+ X: \: `( ^) A2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
1 u) Y: e( x& b( I3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
- P" x0 z+ C9 ~' l) s" C4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
; L. }3 f9 L) X  H5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

ASIC Verification Engineer (WMAC)

公      司：A famous IC company
$ b: z$ a! I* O6 R! ~& a# A; ^工作地点：上海
. k: v, Z% T+ ~1 A8 _5 i
; l7 K  _$ A) a  u/ p) c6 ?The Role:
3 @0 U" l9 t, {. b) I; X0 b& U8 \        ASIC design and verification
1 z4 T+ E5 Q0 D: u* z+ B        Work closely with the California teams
        Support chip tape out and bring up

Requirement:
        8-10 yrs. experience  
5 r7 h) j: O# {$ o! a* \* o1 e        Knowledge of Verilog / System Verilog & Perl
+ \9 i* v0 Y' b( A- \) k6 [        Has worked on complex project; experience with 802.11 is preferable
        Can work independently - want him to take over MVE
7 S3 [  X0 g& \        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus