What Verification IP do you plan to use MOST on your current design?

atitizz

Please indicate whether the IP exists internally or is purchased from 3rd-party...

Other (please specify):

ranica

ASIC工程师
公      司：High-technical IC supplie with commercial FPGA intellectual property
* s3 W3 t: b& z4 ~  n5 C工作地点：北京

6 }0 z' M3 j) |% N; O& L/ B% }职位描述
1.微电子相关专业硕士学历, 3+年ASIC前端工作经验（不含在校、实习）;  
2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。
. w1 s7 ]7 t+ T' I; e* E1 C- a3.精通verilog语言，能够独立完成verilog module design，拥有良好编程习惯codingstyle。
4.能够独立完成单元级仿真，在系统仿真中承担部分工作。
2 D: l  Z  r" o! E9 w3 k7 ~5.至少1次成功流片经验。
6.对synthesis、sta、dft等有一定了解。
7.良好的团队合作精神

ranica

职位要求
全部或部分满足以下条件者优先考虑：
% d2 P& w6 h/ p) \1.有在大型asic公司工作经验，深入理解其企业文化。
/ O: @# n/ a* I) J  J2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。
3. 丰富的fpga emulation经验，能熟练进行板级debug，编写调试简单driver。
* y4 y9 z% W! A$ p4．对芯片系统架构有一定理解，能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验：
ARM/MIPS/8051 CPU及其架构,
AMBA(AXI/AHB/APB) 总线、OCP,  
USB(3.0/2.0/1.1,  
NAND/Nor Flash/S-flash controller
- ^) Y& `& G7 D8 x( \; T3 v1 ZDDR（2.0/3.0）controller/PHY
- C: G1 A  `1 W6 Alow power design,  
chip level clock/reset generation and control,  
SD card controller, SATA,sim card  
soc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART),
Ethernet,  
JTAG, etc.

ranica

FAE
+ F2 \. J# ?+ `8 g公      司：A famous IC company
工作地点：深圳
  x8 d* E" Y* K( h4 N, w' ~% |
Key Responsibilities

Scope prospected and qualified IP opportunities develop strategies and processes to increase IP licensing and design wins opportunities.
% ?+ n/ X# l4 z9 p; f
, J$ ^/ t% y  n. u# X7 ?# |Remove technical obstacles and provide a path to increase IP licensing and design wins opportunities.

Present and demonstrate technical details of xx products to customers.  

% T/ E* s$ m) c& HProvide technical support in pre-sales opportunities as well as ownership of customer support process.  

5 K* q* j7 r- I! H) kProvide appropriate product recommendations to meet customer requirements
6 r+ j: [) y! [) O, s8 S* ^
! i# p2 M1 d) t5 z  z* A3 bProvide system design expertise and first pass architectural planning for products in early design stages

ranica

职位要求
: Y% B3 ^7 J! j: v% e1 JEducation & Qualifications
5 m  x6 N& b. u! i" k- i4 qQualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or Computer Science. Master degree is a plus.
7 A; U+ ^2 m) o9 f; m% d2 z
* B( o: h/ L8 j2 NProfessional Skills and Personal Requirements
Excellent communication skills
Highly self-motivated with the ability to effectively work alone as well as in a team
Must have the desire and ability to solve problems quickly.
Demonstrate a positive attitude and respect for all members of the team
8 |: a* v" r2 g* _4 b% ^4 u, ZBe motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success
Willing to travel both domestically and internationally, approximately 30% of time, spending significant periods of time on customer sites and for learning trips.
Good spoken and written English
Customer related experience is a plus, but 10+ R&D experience is must-have.
4 @) C  ~7 \1 S: V1 L8 G
( j6 U* H3 Q- z( {3 g6 p+ ~: dEssential Technical requirements
7+ years experience in IC hardware design. xx SoC tape out experience is a plus.
Working knowledge of ASIC Implementation (Verilog, Synthesis, P&R, and Timing analysis), including relevant EDA tools and methodologies.
% g  i$ w& r( L# _Experience at the system architect level with intimate knowledge of bandwidth analysis, low power design, performance optimization etc
8 n! C0 b" Y3 T4 W$ v+ FGPU experience is a plus.
Consumer application experience is a plus

innoing123

Brocade在其數百萬兆位元（Terabit）核心路由器中整合了Altera的120G和150G Interlaken IP
' K! n" M+ W5 W2 g# H7 r3 H採用含有Interlaken IP的Stratix V FPGA，Brocade線路模組能夠靈活的根據雲優化網絡進行擴展
4 X8 F/ m7 z' i- c$ N5 \! B5 I
% p. Z& e3 G" N; @) H2014年2月25日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，其Interlaken矽智財（IP）核心通過認證，被Brocade® MLX®系列數百萬兆位元（Terabit）核心路由器選用，開始產品發售，應用於資料中心。Interlaken IP在Stratix® V FPGA上實現，有助於Brocade路由器快速高效的擴展雲端最佳化網路。使用Altera FPGA和IP來擴展雲端最佳化網路，支援企業管理大量的網路資料，並根據結果即時做出決定。
$ P4 H. p. I* `8 k8 }# K# r+ ]% h
% y8 C8 y2 K! l0 o% P# h4 oBrocade公司ASIC和硬體工程副總裁Majid Afshar評論表示：「Altera為我們提供的這一種Interlaken IP設計能夠非常靈活的進行配置，而且非常可靠，滿足了我們各種線路模組配置的寬頻效率需求。這種獨特的配置設計結合我們的服務成本模型基本結構，讓我們的企業和服務提供者客戶獲益匪淺，他們對預算要求非常嚴格，而且需要的服務比較特殊。Altera的Interlaken IP頻寬可以擴展，具有很高的資料效率，滿足了客戶對大資料的需求，同時也滿足了需要透過網路高效率傳輸資料的其他應用需求。」
2 Q- a% R1 F, W! w. D. x0 d- @$ k
& Y" y& q2 U" u# v( sAltera採用Stratix V FPGA架構的Interlaken解決方案支援速率高達100 Gbps以上的晶片至晶片資料封包傳送，協助OEM傳送每天產生的近2.5艾位元組（exabytes）資料。Interlaken IP是完全整合解決方案，包括了MAC、PCS和PMA層。

innoing123

Brocade採用Stratix V FPGA架構的百萬兆位元路由器解決方案為企業決策層提供了：

+ o8 {+ v7 y  [* F8 u: U% R•        為軟體定義網路提供高密度100吉位元乙太網路（GbE）、40 GbE和10 GbE路由以及真混合埠模式的OpenFlow支援，靈活的流量控制以回應動態資料流量碼型，滿足了業務需求。
•        可靈活擴展的IPv4/IPv6路由和高階MPLS功能，提供線速100 GbE和10 GbE密度——非常適合網際網路骨幹網路和服務提供者核心網路應用。
•        高性能價格比結構，讓管理人員能夠靈活的購買服務和頻寬，進而提高其競爭力。

+ I: v) @1 N* X: J' |Altera通訊業務部資深總監Dan Mansur評論表示：「Brocade透過其創新路由器不斷簡化並擴展網路基礎設施。我們的FPGA和Interlaken解決方案為Brocade這樣的公司提供的優勢，不僅僅在於滿足了當今資料中心的性能需求，而且其設計方式可以支援未來應用的傳輸量和介面更新要求。」

Altera的Interlaken IP核心可以擴展滿足對更大頻寬、更高性能的需求。IP通過了大量的模擬和驗證，能夠可靠的運作在多個內部和客戶平臺上。

ranica

IP验证工程师
* ]2 H# H) ~  `* O4 s" D: x公      司：A famous IC company
工作地点：苏州

职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
6 S8 g6 c2 l5 o$ z6 b2. 配合IC设计人员完成芯片开发验证工作
3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作

' N6 _: d0 c' Z: @1 e* K3 X岗位要求：
- m9 E& P1 E1 \8 o" w- y1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
: ]7 H) d* {3 t/ ^& q公      司：A famous IC company
工作地点：苏州
9 X$ R4 c0 t/ o
职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
+ t# a6 ^! ?; g1 ]+ M# C$ u; L2. 配合IC设计人员完成芯片开发验证工作
3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作

岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
$ k2 @; u* b* k+ H/ `% a4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
5 V3 q9 R% C# G/ L" }7 W: g* l公      司：A famous IC company
8 d' l2 l% f# A% N# M. A工作地点：苏州
* l* j/ @# Z& e; j$ M8 F- J
职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作

岗位要求：
* I( n! f: }6 ?) f  ~" a2 H1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
+ e* B3 P, I" ]& x4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
* S1 L2 W0 Y. r  S5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

ASIC Verification Engineer (WMAC)
) |) a  c1 g" }& C2 h
公      司：A famous IC company
+ @8 M" q. w1 {) w( `工作地点：上海
6 ~6 l- f! j' f4 ^$ V% q. `
) T2 `; {9 I6 x  b7 j5 rThe Role:
9 }% F5 ?7 A7 M) L8 [        ASIC design and verification
        Work closely with the California teams
        Support chip tape out and bring up
7 b7 M+ G0 T( q4 b# U
; ]3 Q& w6 z- t+ e& N- B4 lRequirement:
+ R  |. q  H$ ?, D% F$ _) B        8-10 yrs. experience  
* Y( }/ A$ [( k1 E- E        Knowledge of Verilog / System Verilog & Perl
4 e- a- a$ X. x+ @) h6 p! w7 s3 q        Has worked on complex project; experience with 802.11 is preferable
        Can work independently - want him to take over MVE
9 k( b5 z' n1 z        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

ritaliu0604

ASIC Verification Engineer (WMAC)
3 J) Y6 R( }6 c. e7 T
) B% ]4 j- i3 Y! O公      司：A famous IC company
工作地点：上海

The Role:
        ASIC design and verification
        Work closely with the California teams
6 w, T8 g) {/ Q7 y. T* C        Support chip tape out and bring up

Requirement:
        8-10 yrs. experience  
7 K# w+ Z5 ]1 [7 N- g7 c5 J; ~        Knowledge of Verilog / System Verilog & Perl
3 D4 l0 T7 r- W        Has worked on complex project; experience with 802.11 is preferable
        Can work independently - want him to take over MVE
        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

sophiew

Job Title igital verification Engineer
Job Category :Semiconductor
Location : Singapore
' b: c! w: y. Q7 \5 Q8 B$ Q: tJob Type : Permanent
Job Description:
Looking for SoC Verification Engineers Experienced in System Verilog Tools
) o2 k, z% ?( p  y5 ?
Responsibilities:
, n6 S! Q2 F+ B* j! WConstrained-Random Verification using SystemVerilog.
$ N/ O3 O: j/ ?9 IDevelop verification environment for DUT,Write and debug tests for DUT using SystemVerilog, Perl, and C.
% X, x7 M2 T9 {5 Z- ?' CDevelop Bus Functional Model(BFM) or using Verification IP(VIP) for tests
4 a" K+ O4 ]! v: j5 cDeveloping and reviewing test plans
Write coverage monitors to evaluate the coverage of the DUT.
Formal verification using SystemVerilog Assertion to verify SOC or IP is plus

6 p+ l5 ~+ g# P( W4 S; GRequirements:
% s5 v4 {# E9 |' P# }* l3 Y& n>4+ ethernet switch background
At least 3-year+ experience on digital design and verification
Experience on SystemVerilog/VMM/OVM/UVM (UVM is plus)
1 I$ Q9 x5 z4 R+ |# uFamiliarity with transaction-level verification at higher-level of abstractions is plus.
5 a: Y# X8 z+ @. S) P% EExperiences in developing measurable verification plan.
1 X  Y: ?; _4 v4 ]. wProficiency in UNIX scripting languages and utilities such as csh, sed, awk, and Perl.