What Verification IP do you plan to use MOST on your current design?

atitizz

Please indicate whether the IP exists internally or is purchased from 3rd-party...

7 [* t+ A) F1 O" C% [" NOther (please specify):

ranica

ASIC工程师
公      司：High-technical IC supplie with commercial FPGA intellectual property
工作地点：北京

8 a: \( o: D7 u" ?$ k. K- q% b+ p职位描述
5 m. a' f5 j4 a/ w/ K. Q& ]1.微电子相关专业硕士学历, 3+年ASIC前端工作经验（不含在校、实习）;  
% h2 {% `0 X! j2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。
3.精通verilog语言，能够独立完成verilog module design，拥有良好编程习惯codingstyle。
4.能够独立完成单元级仿真，在系统仿真中承担部分工作。
! }$ Q0 @2 C* j$ T4 E$ c9 E# D5.至少1次成功流片经验。
% l9 O$ X2 I; D- y$ {- R+ G6.对synthesis、sta、dft等有一定了解。
* m& U" s  @# L8 A) ]- J; j7.良好的团队合作精神

ranica

职位要求
全部或部分满足以下条件者优先考虑：
1.有在大型asic公司工作经验，深入理解其企业文化。
2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。
3. 丰富的fpga emulation经验，能熟练进行板级debug，编写调试简单driver。
, A' k" ]" q' l4．对芯片系统架构有一定理解，能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验：
ARM/MIPS/8051 CPU及其架构,
AMBA(AXI/AHB/APB) 总线、OCP,  
USB(3.0/2.0/1.1,  
( w3 \/ B7 c3 n- Z! f* E* LNAND/Nor Flash/S-flash controller
DDR（2.0/3.0）controller/PHY
low power design,  
7 y" ~( g, @  N: i9 \chip level clock/reset generation and control,  
SD card controller, SATA,sim card  
soc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART),
Ethernet,  
JTAG, etc.

ranica

FAE
6 P: R1 \: F6 Q: G( h- V公      司：A famous IC company
工作地点：深圳
, Y6 j# ~3 m; X- ~+ k( w* R
Key Responsibilities
. K+ w% J( Q& ?. p$ E! k
8 X' a6 {$ |! g& W) c3 ]! TScope prospected and qualified IP opportunities develop strategies and processes to increase IP licensing and design wins opportunities.

, j+ H2 f" ^  s% WRemove technical obstacles and provide a path to increase IP licensing and design wins opportunities.

Present and demonstrate technical details of xx products to customers.  
/ y& }* N$ y7 F- o( U- |) r% ]
Provide technical support in pre-sales opportunities as well as ownership of customer support process.  

: {% y! M& S  U3 V# kProvide appropriate product recommendations to meet customer requirements

( A3 F- h4 h7 ^) WProvide system design expertise and first pass architectural planning for products in early design stages

ranica

职位要求
) Y' e+ S8 T4 @4 D$ R* \& X$ bEducation & Qualifications
Qualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or Computer Science. Master degree is a plus.

# j. `  o! F: v1 {2 ~" n# AProfessional Skills and Personal Requirements
Excellent communication skills
1 g# i) d3 }0 I8 a; l5 CHighly self-motivated with the ability to effectively work alone as well as in a team
Must have the desire and ability to solve problems quickly.
Demonstrate a positive attitude and respect for all members of the team
  p  Z) Q1 [) E4 T  U9 ABe motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success
Willing to travel both domestically and internationally, approximately 30% of time, spending significant periods of time on customer sites and for learning trips.
Good spoken and written English
7 {, A5 `  m$ [( M0 fCustomer related experience is a plus, but 10+ R&D experience is must-have.

Essential Technical requirements
7+ years experience in IC hardware design. xx SoC tape out experience is a plus.
Working knowledge of ASIC Implementation (Verilog, Synthesis, P&R, and Timing analysis), including relevant EDA tools and methodologies.
Experience at the system architect level with intimate knowledge of bandwidth analysis, low power design, performance optimization etc
9 s* Y" D% e  BGPU experience is a plus.
Consumer application experience is a plus

innoing123

Brocade在其數百萬兆位元（Terabit）核心路由器中整合了Altera的120G和150G Interlaken IP
採用含有Interlaken IP的Stratix V FPGA，Brocade線路模組能夠靈活的根據雲優化網絡進行擴展

2014年2月25日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，其Interlaken矽智財（IP）核心通過認證，被Brocade® MLX®系列數百萬兆位元（Terabit）核心路由器選用，開始產品發售，應用於資料中心。Interlaken IP在Stratix® V FPGA上實現，有助於Brocade路由器快速高效的擴展雲端最佳化網路。使用Altera FPGA和IP來擴展雲端最佳化網路，支援企業管理大量的網路資料，並根據結果即時做出決定。
7 f" v& y# }9 ~) w# V2 K& c8 E7 _
Brocade公司ASIC和硬體工程副總裁Majid Afshar評論表示：「Altera為我們提供的這一種Interlaken IP設計能夠非常靈活的進行配置，而且非常可靠，滿足了我們各種線路模組配置的寬頻效率需求。這種獨特的配置設計結合我們的服務成本模型基本結構，讓我們的企業和服務提供者客戶獲益匪淺，他們對預算要求非常嚴格，而且需要的服務比較特殊。Altera的Interlaken IP頻寬可以擴展，具有很高的資料效率，滿足了客戶對大資料的需求，同時也滿足了需要透過網路高效率傳輸資料的其他應用需求。」
: R  N' h% x/ g* M7 X
Altera採用Stratix V FPGA架構的Interlaken解決方案支援速率高達100 Gbps以上的晶片至晶片資料封包傳送，協助OEM傳送每天產生的近2.5艾位元組（exabytes）資料。Interlaken IP是完全整合解決方案，包括了MAC、PCS和PMA層。

innoing123

Brocade採用Stratix V FPGA架構的百萬兆位元路由器解決方案為企業決策層提供了：

; M& O! M3 z3 {( j$ l0 q•        為軟體定義網路提供高密度100吉位元乙太網路（GbE）、40 GbE和10 GbE路由以及真混合埠模式的OpenFlow支援，靈活的流量控制以回應動態資料流量碼型，滿足了業務需求。
•        可靈活擴展的IPv4/IPv6路由和高階MPLS功能，提供線速100 GbE和10 GbE密度——非常適合網際網路骨幹網路和服務提供者核心網路應用。
: @' Z2 M% v% m- u: t' |/ p7 ]•        高性能價格比結構，讓管理人員能夠靈活的購買服務和頻寬，進而提高其競爭力。
" Y$ H: Q4 L/ s2 Z1 r7 Z
Altera通訊業務部資深總監Dan Mansur評論表示：「Brocade透過其創新路由器不斷簡化並擴展網路基礎設施。我們的FPGA和Interlaken解決方案為Brocade這樣的公司提供的優勢，不僅僅在於滿足了當今資料中心的性能需求，而且其設計方式可以支援未來應用的傳輸量和介面更新要求。」

  g  s: ?/ K( t7 GAltera的Interlaken IP核心可以擴展滿足對更大頻寬、更高性能的需求。IP通過了大量的模擬和驗證，能夠可靠的運作在多個內部和客戶平臺上。

ranica

IP验证工程师
公      司：A famous IC company
工作地点：苏州

职位描述：   
& N6 G7 L- s* ]4 v; w# [& K& H, }1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作

  Y) W# Z2 m" T* I岗位要求：
7 K- ?  v% z$ B2 ]$ @+ E0 w1. 计算机、电子类相关专业，本科及以上，三年工作经验；
- H/ Q8 U2 O* E0 J# q: d2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
公      司：A famous IC company
( e+ }8 J) V3 X. _/ E) [+ `工作地点：苏州
/ {" T# c0 B, M: M
职位描述：   
% B$ r# o5 g- J. @2 _8 l0 g& u1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
8 q6 H$ d3 b' f% c0 f- `. u( C1 {: R3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作

% V  s+ X6 ?3 G3 U+ m/ @6 h岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
% }2 f+ S2 }9 j% F8 j5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
公      司：A famous IC company
. `0 S" h9 z, R1 v+ F  b工作地点：苏州
& h- V8 v: N4 T2 n# z
# }% {7 i/ F! X7 S职位描述：   
) ?5 i0 S4 H0 e) ?1. 负责PowerPC等平台上的软件设计、开发、测试
9 l% z; [  u6 s- R/ V% M' H8 j2. 配合IC设计人员完成芯片开发验证工作
3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作
) O8 A4 x3 C! \4 R$ k
2 }5 R: }5 |9 S- z4 `8 z3 f岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
7 T, x$ i& G. v# W% L, S5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

ASIC Verification Engineer (WMAC)
( \& u$ X9 C5 D
公      司：A famous IC company
工作地点：上海

The Role:
, m) k2 x" M7 @+ O9 Y        ASIC design and verification
        Work closely with the California teams
        Support chip tape out and bring up

Requirement:
5 t! V. r( c7 b5 a        8-10 yrs. experience  
% J- o" y4 z  p, |4 U        Knowledge of Verilog / System Verilog & Perl
/ r. Y$ j; c/ s8 c* u1 K        Has worked on complex project; experience with 802.11 is preferable
        Can work independently - want him to take over MVE
2 a2 a& V% R; N) J0 b: L: e" |" k        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

ritaliu0604

ASIC Verification Engineer (WMAC)

0 e; a4 [8 w- i9 M& W2 R% u. `1 t公      司：A famous IC company
4 \: b* b/ v2 D! ~" f& ^工作地点：上海

The Role:
        ASIC design and verification
        Work closely with the California teams
. u% x- ~" S) i) s7 i! s0 W        Support chip tape out and bring up
$ i& O$ M8 T3 Y( I
Requirement:
6 P7 H- J% a9 {/ V% a4 C1 f1 _        8-10 yrs. experience  
        Knowledge of Verilog / System Verilog & Perl
0 Z% p6 J" g) q3 t/ |        Has worked on complex project; experience with 802.11 is preferable
        Can work independently - want him to take over MVE
        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

sophiew

Job Title igital verification Engineer
/ a/ I# [- K% ?3 Y  i" kJob Category :Semiconductor
Location : Singapore
" d* w& K1 @8 L+ WJob Type : Permanent
Job Description:
Looking for SoC Verification Engineers Experienced in System Verilog Tools
1 W- \* |, i1 s8 H3 h/ s
Responsibilities:
Constrained-Random Verification using SystemVerilog.
9 b7 b; N" R4 EDevelop verification environment for DUT,Write and debug tests for DUT using SystemVerilog, Perl, and C.
, i! p" s- v8 c8 Q% ?5 rDevelop Bus Functional Model(BFM) or using Verification IP(VIP) for tests
/ V6 H8 _( z! A/ wDeveloping and reviewing test plans
Write coverage monitors to evaluate the coverage of the DUT.
Formal verification using SystemVerilog Assertion to verify SOC or IP is plus

Requirements:
>4+ ethernet switch background
At least 3-year+ experience on digital design and verification
Experience on SystemVerilog/VMM/OVM/UVM (UVM is plus)
Familiarity with transaction-level verification at higher-level of abstractions is plus.
Experiences in developing measurable verification plan.
! c% P. g: `2 z/ |$ y$ UProficiency in UNIX scripting languages and utilities such as csh, sed, awk, and Perl.