標題: What Verification IP do you plan to use MOST on your current design? [打印本頁] 作者: atitizz 時間: 2013-9-5 03:34 PM 標題: What Verification IP do you plan to use MOST on your current design? Please indicate whether the IP exists internally or is purchased from 3rd-party... - L# C% T, R& E, P, k/ f$ i # p+ I, r3 [# V) \9 X) `7 Y7 oOther (please specify):作者: ranica 時間: 2013-11-11 10:53 AM
ASIC工程师8 L6 Y' N" v1 d1 A' ?+ [% o
公 司：High-technical IC supplie with commercial FPGA intellectual property 6 N' m$ v" C) E8 T4 N% L8 y2 p工作地点：北京 ! Y7 p' V6 g+ f, v ( B; x" V. P) N5 R1 S职位描述 . g' O8 _8 ?# p/ @0 {8 H1.微电子相关专业硕士学历, 3+年ASIC前端工作经验（不含在校、实习）; ! H" J" d) F+ x# y3 g' c- P5 c& h
2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。 & ^& Y. g! S& g( Q# b1 x
3.精通verilog语言，能够独立完成verilog module design，拥有良好编程习惯codingstyle。 " r& F- {: j7 P, J; c) t. |$ t
4.能够独立完成单元级仿真，在系统仿真中承担部分工作。 ! _ ]/ @1 u A* V! u7 U! `7 U, d; h
5.至少1次成功流片经验。 : S# o) {5 @- y- k
6.对synthesis、sta、dft等有一定了解。 9 d: w# N; h6 X* L+ a3 E( c! {: C
7.良好的团队合作精神作者: ranica 時間: 2013-11-11 10:53 AM
职位要求 / m) `$ _: ~" f+ G7 J, O& v全部或部分满足以下条件者优先考虑： 1 ~/ ?' Z% R1 _ k2 G1.有在大型asic公司工作经验，深入理解其企业文化。 - F7 y0 a( O9 J2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。 X9 L- p7 x5 U; u3. 丰富的fpga emulation经验，能熟练进行板级debug，编写调试简单driver。 ?+ @- W( u/ T7 Y! P
4．对芯片系统架构有一定理解，能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验： $ T9 M, t2 t, _1 iARM/MIPS/8051 CPU及其架构, 8 C% ?2 g3 F% {
AMBA(AXI/AHB/APB) 总线、OCP, - |! e Z, j, n3 GUSB(3.0/2.0/1.1, " A. v8 z# i( H% D+ x5 o% A5 M
NAND/Nor Flash/S-flash controller 5 D2 `2 k' Y8 X' u; t9 f' w6 h4 [DDR（2.0/3.0）controller/PHY ' D0 M0 E( N, c4 m) P T% J
low power design, 9 E) @4 A* h9 [+ ^
chip level clock/reset generation and control, 8 s1 |- T0 V, @/ h- H7 y: ^SD card controller, SATA,sim card $ M5 k- p T% c0 M' dsoc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART), 6 V L- `7 I+ Z2 NEthernet, , }5 V& y; r4 `, }JTAG, etc.作者: ranica 時間: 2014-2-11 02:52 PM
FAE 5 h+ `0 @& L! w6 l' `% Y公 司：A famous IC company 8 ~4 t5 o9 g6 F9 I+ @工作地点：深圳 - P* g1 ~7 p0 O/ J! s0 y3 a% V0 q; \% B: X
Key Responsibilities / v( a: x! Q$ ?) f 5 L1 F1 C* u3 ^- q# y3 d1 ?Scope prospected and qualified IP opportunities develop strategies and processes to increase IP licensing and design wins opportunities. : L, y* }1 V1 y% |( B) @" s
. n8 V. ] c$ } \Remove technical obstacles and provide a path to increase IP licensing and design wins opportunities. 7 t$ E. g9 g) n/ f Y; t2 L D' F; U! {7 {2 Z% @5 F- b- f
Present and demonstrate technical details of xx products to customers. ! J- S; ~, m7 Z, ]
" m2 z `0 l" h3 b* ]! U* T
Provide technical support in pre-sales opportunities as well as ownership of customer support process. ; c3 f: f% ` _* U' _% j6 U/ y# g. T8 R
Provide appropriate product recommendations to meet customer requirements - \4 F! X' r- @3 B) U6 ^
% G" o& B/ }3 w. L) W, L3 S/ E/ ?
Provide system design expertise and first pass architectural planning for products in early design stages作者: ranica 時間: 2014-2-11 02:52 PM
职位要求 7 v- I2 u8 A mEducation & Qualifications ( \. l, ~3 I! R/ P3 O+ l9 x* bQualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or Computer Science. Master degree is a plus. ]$ L6 r6 d. u0 a8 b6 v: Y
/ d" e3 B+ z& Q( Z: T2 q; L8 b c
Professional Skills and Personal Requirements ! [/ U- w5 _% F6 [+ O
Excellent communication skills ! d; t; S6 m( J/ p- h2 J. ?2 }
Highly self-motivated with the ability to effectively work alone as well as in a team 9 f& }" T4 w8 ^! Y. K! t
Must have the desire and ability to solve problems quickly. ! `, @: Q3 z* I. |) ?
Demonstrate a positive attitude and respect for all members of the team 7 t. j N# I2 u# c
Be motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success & {! y9 S: p( Z7 Y4 {. W, E9 CWilling to travel both domestically and internationally, approximately 30% of time, spending significant periods of time on customer sites and for learning trips.0 T! w/ ]6 ?9 ~/ d' ]+ G
Good spoken and written English 0 }. g( {+ S( Z) m7 R; \
Customer related experience is a plus, but 10+ R&D experience is must-have. 3 W$ N1 N4 q$ z- R+ q4 e$ X
, a8 c7 C! y( wEssential Technical requirements ; c. S. v$ P2 ?7 h4 _- O7+ years experience in IC hardware design. xx SoC tape out experience is a plus. 7 `9 }8 i* t7 M1 A8 Q/ f6 v8 @
Working knowledge of ASIC Implementation (Verilog, Synthesis, P&R, and Timing analysis), including relevant EDA tools and methodologies.$ c% K6 E3 z( J* E- n4 S
Experience at the system architect level with intimate knowledge of bandwidth analysis, low power design, performance optimization etc & P' j4 C. ]; u! b) ?: Y! ZGPU experience is a plus. 5 ] u$ h$ ~3 y8 Y/ E, E5 QConsumer application experience is a plus作者: innoing123 時間: 2014-2-27 01:35 PM
Brocade在其數百萬兆位元（Terabit）核心路由器中整合了Altera的120G和150G Interlaken IP " [3 ` W$ P; @1 r5 X: L; K+ r0 t採用含有Interlaken IP的Stratix V FPGA，Brocade線路模組能夠靈活的根據雲優化網絡進行擴展 ! n4 H% o! t! {% _& D7 ?/ p5 W; c8 l+ L( `4 s
2014年2月25日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，其Interlaken矽智財（IP）核心通過認證，被Brocade® MLX®系列數百萬兆位元（Terabit）核心路由器選用，開始產品發售，應用於資料中心。Interlaken IP在Stratix® V FPGA上實現，有助於Brocade路由器快速高效的擴展雲端最佳化網路。使用Altera FPGA和IP來擴展雲端最佳化網路，支援企業管理大量的網路資料，並根據結果即時做出決定。2 y# c* |' Q1 i& Y; Y' h
2 Z" _9 T2 w5 \. f+ a7 y
Brocade公司ASIC和硬體工程副總裁Majid Afshar評論表示：「Altera為我們提供的這一種Interlaken IP設計能夠非常靈活的進行配置，而且非常可靠，滿足了我們各種線路模組配置的寬頻效率需求。這種獨特的配置設計結合我們的服務成本模型基本結構，讓我們的企業和服務提供者客戶獲益匪淺，他們對預算要求非常嚴格，而且需要的服務比較特殊。Altera的Interlaken IP頻寬可以擴展，具有很高的資料效率，滿足了客戶對大資料的需求，同時也滿足了需要透過網路高效率傳輸資料的其他應用需求。」 7 {' Y( m% R9 b5 G . A4 l8 _& E% f- @$ hAltera採用Stratix V FPGA架構的Interlaken解決方案支援速率高達100 Gbps以上的晶片至晶片資料封包傳送，協助OEM傳送每天產生的近2.5艾位元組（exabytes）資料。Interlaken IP是完全整合解決方案，包括了MAC、PCS和PMA層。作者: innoing123 時間: 2014-2-27 01:36 PM
Brocade採用Stratix V FPGA架構的百萬兆位元路由器解決方案為企業決策層提供了：. T1 X, H% z; X3 S, x( h
/ V, n' s( M/ ^( g T, F4 b
• 為軟體定義網路提供高密度100吉位元乙太網路（GbE）、40 GbE和10 GbE路由以及真混合埠模式的OpenFlow支援，靈活的流量控制以回應動態資料流量碼型，滿足了業務需求。 4 }; s: J) N$ V• 可靈活擴展的IPv4/IPv6路由和高階MPLS功能，提供線速100 GbE和10 GbE密度——非常適合網際網路骨幹網路和服務提供者核心網路應用。, y0 ~" [& z% G6 ~! h. j
• 高性能價格比結構，讓管理人員能夠靈活的購買服務和頻寬，進而提高其競爭力。 ' b. i. a2 L$ I9 q6 Z7 ^7 ^8 R. j8 A6 q# O, F
Altera通訊業務部資深總監Dan Mansur評論表示：「Brocade透過其創新路由器不斷簡化並擴展網路基礎設施。我們的FPGA和Interlaken解決方案為Brocade這樣的公司提供的優勢，不僅僅在於滿足了當今資料中心的性能需求，而且其設計方式可以支援未來應用的傳輸量和介面更新要求。」" l. w0 S$ k" O& U+ Y
, m1 C# ?* M/ Z4 l" o0 q9 K
Altera的Interlaken IP核心可以擴展滿足對更大頻寬、更高性能的需求。IP通過了大量的模擬和驗證，能夠可靠的運作在多個內部和客戶平臺上。作者: ranica 時間: 2014-5-14 01:56 PM
IP验证工程师 / x5 j0 a( q. S公 司：A famous IC company , x# v7 a: k; u/ B. F工作地点：苏州2 {3 w9 }7 i" p" q' E
9 ]# n' w. w! s职位描述： 5 q P8 [& s" W1 U5 l' u1. 负责PowerPC等平台上的软件设计、开发、测试 ( I$ B3 F& q. N
2. 配合IC设计人员完成芯片开发验证工作 / n6 m! k, t/ ?8 W3. 负责相关技术调研，编写相关开发、测试文档 ( D7 q1 o1 S7 j4. 负责芯片及应用方案的市场推广和技术支持工作 3 U' t* R4 s. S* @ : O4 u C# f7 U$ _; h5 f; Y9 B岗位要求： / g* y' V; [0 n9 l# a0 L1. 计算机、电子类相关专业，本科及以上，三年工作经验； ; M8 x9 [6 B) ^; t o! |. Q7 H
2.精通C/C++语言，数据结构，丰富的产品应用开发经验； 5 u( F; f& R$ S; E3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先； ) v! W; f' _2 G& d' b
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验； ' z! X* W) b! N% f5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；作者: ranica 時間: 2014-5-21 09:32 AM
IP验证工程师 & B K+ h. {& X A公 司：A famous IC company6 W7 k% H" O" l$ N8 w7 {" a! m
工作地点：苏州) N% S- }2 Y5 V4 p$ l1 u
1 \* A. G0 m% X* A. l7 }
职位描述： 5 a9 P( U% \) n
1. 负责PowerPC等平台上的软件设计、开发、测试 : W. _& X$ v5 L9 _
2. 配合IC设计人员完成芯片开发验证工作 ( {8 M$ J8 T/ p3 D
3. 负责相关技术调研，编写相关开发、测试文档 : l; F! z, b# {1 h% c% `
4. 负责芯片及应用方案的市场推广和技术支持工作 3 y5 G! s3 V- T * d) e8 V E3 K! D5 G8 K3 Y9 f岗位要求： & t' P, t V/ E; a: z1. 计算机、电子类相关专业，本科及以上，三年工作经验； ( ~- X/ m0 G! Y+ |# W7 N0 E- d: X
2.精通C/C++语言，数据结构，丰富的产品应用开发经验； 8 w' K: e9 _7 i5 v/ n; `% Z3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先； % p) u( d/ d) \ C/ i3 k4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验； ( X% x. F/ Z$ O$ |5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；作者: ranica 時間: 2014-5-30 11:34 AM
IP验证工程师 " \5 S; L5 q# a* z4 u3 z公 司：A famous IC company( T% h4 z7 n8 n" Z1 P7 s
工作地点：苏州 P. h, R2 U9 K- ?% p6 k( y$ Q
% a" T+ ^5 R( P; A
职位描述： 7 V7 O7 C7 ^$ H+ m9 i5 i
1. 负责PowerPC等平台上的软件设计、开发、测试 ( o, u( d n s- x. ^2. 配合IC设计人员完成芯片开发验证工作 ! V1 z# }: {2 i+ U3. 负责相关技术调研，编写相关开发、测试文档 & z$ `: \7 h+ m3 Z/ N
4. 负责芯片及应用方案的市场推广和技术支持工作 . _: m# C8 e5 D% [ q4 l
. F D) |$ x, a ]1 w4 I" N, E
岗位要求： [8 G! u! [9 o# O& R+ [7 r2 k2 I: I
1. 计算机、电子类相关专业，本科及以上，三年工作经验； ! L5 \; W9 f: o& d2.精通C/C++语言，数据结构，丰富的产品应用开发经验； p f& \: {1 D& r
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先； 0 f( S% u: w3 s4 G" Q/ q
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验； ' ^7 K2 {1 i6 }
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；作者: ranica 時間: 2014-7-16 08:19 AM
ASIC Verification Engineer (WMAC)9 I- l; C0 G) u- P$ o
, ?1 J0 W) x) K0 t S' n# U
公 司：A famous IC company' g5 |- s0 ^) b$ O
工作地点：上海 : I c5 j$ j3 ^3 |) C* t4 w h# o+ V8 T+ V: rThe Role: - ^" L/ x- R2 L+ ^
ASIC design and verification % O: G8 A; R7 i: }8 }3 t
Work closely with the California teams + ^2 l; L2 u9 y! m" C$ G
Support chip tape out and bring up 5 `% r. A, r! @1 L- T
' b) N2 ^* [& v! f5 Y% eRequirement: ( w9 m6 k% S% X W 8-10 yrs. experience ! B9 x: Q. R% }3 ~8 @5 k- _ Knowledge of Verilog / System Verilog & Perl - ~! } j7 o: l( X9 v9 o) K1 x
Has worked on complex project; experience with 802.11 is preferable $ a1 h7 I& I* m Can work independently - want him to take over MVE / V- A' V. N0 z3 V2 N6 } Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus作者: ritaliu0604 時間: 2014-7-17 09:32 AM
ASIC Verification Engineer (WMAC) 6 i1 P) p5 n2 f$ N, O6 ]1 L( F K
公 司：A famous IC company. c, O2 M4 _6 @5 H: e
工作地点：上海 : A' T+ r0 F4 S7 N8 c, }; w4 G4 l" E0 { ~% h* n
The Role: 6 q# S5 g& j% V4 Y. Y* i ASIC design and verification 5 n8 N$ n4 `& | s/ ?+ w Work closely with the California teams 8 ?5 A. }2 J! t' V/ }& m Support chip tape out and bring up ( A7 B: { e# X2 T9 J- G: L+ R5 I W* [! p8 O
Requirement: 7 V' Z% r% R2 C3 I8 M$ N 8-10 yrs. experience 9 S) a v+ |! `2 t
Knowledge of Verilog / System Verilog & Perl 4 y5 {3 t4 T+ m; y$ K Has worked on complex project; experience with 802.11 is preferable $ j( Z7 ~) V9 }* |' M
Can work independently - want him to take over MVE $ C) d" Y& W c! h5 c Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus作者: sophiew 時間: 2014-7-25 10:56 AM
Job Title igital verification Engineer7 N/ K6 h% s6 Q
Job Category :Semiconductor 6 {# B T! X9 n1 \0 i6 |Location : Singapore A5 c: a5 F2 u5 K+ j! A" }8 |Job Type : Permanent. \, Z3 d. A8 O2 Y' y% _. T
Job Description: * V, B: J& T9 m. Q- bLooking for SoC Verification Engineers Experienced in System Verilog Tools 3 X' N1 u+ T& z) V# Z+ r" a9 x- \& `6 K0 b
Responsibilities:( F7 R! A0 l' T3 l
Constrained-Random Verification using SystemVerilog.4 o# b* K, w9 x9 u1 `
Develop verification environment for DUT,Write and debug tests for DUT using SystemVerilog, Perl, and C.- a( E, g' R- _* j6 I9 s
Develop Bus Functional Model(BFM) or using Verification IP(VIP) for tests / A0 Q) N, R7 Q nDeveloping and reviewing test plans( F, j; B) G0 q- ~9 c% m
Write coverage monitors to evaluate the coverage of the DUT. / x; `8 O5 I5 @8 O% }Formal verification using SystemVerilog Assertion to verify SOC or IP is plus " h( o$ M. N% B1 }7 M 1 I/ f: J% P" O' B* B0 P0 T, ^) rRequirements: 5 e" i9 s/ N$ m& u>4+ ethernet switch background ' X% n! x5 H' ^2 b* SAt least 3-year+ experience on digital design and verification4 M ]" D' z& q0 `& C/ e
Experience on SystemVerilog/VMM/OVM/UVM (UVM is plus) # ]: x, }0 S L& q: K$ {, y' q$ PFamiliarity with transaction-level verification at higher-level of abstractions is plus.6 Y& w. p. k: g4 T; W* v1 L
Experiences in developing measurable verification plan. 5 d" p" @/ N9 c0 {3 Z8 q$ `Proficiency in UNIX scripting languages and utilities such as csh, sed, awk, and Perl.
igital verification Engineer7 N/ K6 h% s6 Q