大家日常設計專案中，哪項工作佔比最重？

ritaliu0604

f the Hardware portion, indicate the percentage of total project effort spent on the following

ritaliu0604

新思科技推出新一代IC Compiler II解決方案 可提升晶片實體設計10倍的效能
! x$ V: R; `5 N* v. m, v& B新思科技與業界領導廠商緊密合作  已將此新技術運用於量產製程

重點摘要:
0 M$ [$ x5 U# J& z9 cž   IC Compiler II可提供10倍速設計規劃(planning)、5倍速實作(implementation)、2倍大容量(capacity)，提升整體設計效能達10倍
ž   此項技術是以全新的延展式架構(scalable infrastructure)、計時器(timer)和分析優化引擎(analytical optimization engines)為基礎
# Z5 x# T" v* [: ?! b9 E' O5 B* qž   此解決方案已應用於既有(established)及正在開發的先進技術節點(emerging technology nodes)的生產投片(tapeouts)  

(台北訊) 全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)近日推出IC Compiler II新一代佈局與繞線(place-and-route)解決方案，此解決方案乃目前具業界領導地位之IC Compiler™之創新產品，它是以全新的多執行緒(multi-threaded)架構為基礎，並具備超高容量(ultra-high-capacity)設計規劃(design planning)、獨特的時脈建造(clock-building)技術，和先進的整體分析收斂(global-analytical closure)技術，可協助客戶在進行晶片實體設計時，提升達10倍整體設計效能(physical design throughput)的生產力。同時，IC Compiler II也已成功協助多家晶片領導大廠完成投片(tapeout)。

新思科技執行副總裁暨設計事業群總經理Antun Domic表示：「從RTL合成(synthesis)、靜態時序(static timing)到實體合成(physical synthesis)等不同的設計階段，新思科技的技術創新促進了整體電子設計技術的演進。而這項IC Compiler II解決方案則是專為提升實體設計(physical design)的速度(speed)所開發，它採用全新的演算法(algorithm)，並提供數據傳輸前所未見的效率，大幅提升實體設計的效能。」

ritaliu0604

在既有(established)及正在開發的先進技術節點(emerging technology nodes)，新思科技的IC Compiler一直是先進高效晶片設計解決方案的首選。從數年前開始，新思科技一方面持續地開發技術，以確保IC Compiler的領導地位，另一方面也著手研發新的佈局繞線系統，來提升設計人員的生產力。這其中的任務包括：開發可支援平行開發(parallel development)的資源及可提升基礎核心演算(core algorithms)的先進技術，以及與廣泛的客戶合作以取得回饋(feedback)，並藉由實際的設計來不斷改善技術。而這項計畫的具體成果，就是IC Compiler II佈局與繞線解決方案。今後新思科技將持續強化和支援IC Compiler，為其客戶提供所需服務，同時也會視客戶的選擇而提供IC Compiler II解決方案。

# o& e$ B: R6 WIC Compiler II是以新的多執行緒架構為中心之全功能(full-featured)佈局繞線系統，能因應超過5億個instances的晶片設計，該解決方案還參照了產業標準的輸入(input)和輸出(output)格式以及常見介面(interfaces)和製程技術檔案(process technology files)，同時引進創新的設計儲存(design storage)功能。此外，從初始的研發開始，IC Compiler II的開發便著重於全晶片層級(full chip-level)，並採用創新的設計規劃能力，來達到10倍速的效能提升，同時將記憶體的耗用減少達5倍。因此，這項解決方案能協助設計人員快速評估眾多晶片設計平面規劃(floor-planning)的選項(alternatives)，以便在適當的時機著手進行晶片實作(implementation)。  

IC Compiler II解決方案也具備區塊層級(block-level)的各種功能，並且與上述晶片層級功能互補，其背後的支援技術包括新的整體分析優化引擎(global-analytical optimization engine)、全新的時脈產生器(clock generator)以及獨特的繞線後(post-route)優化演算能力，結合這幾項技術可提升面積(area)、時序(power)和功耗(power)的品質(QoR)。此外，IC Compiler II也納入IC Compiler中的技術如conjugate-gradient佈局器(placer)和ZRoute繞線器(router)等。和現有解決方案相比，IC Compiler II平均可達到5倍速的執行時間(runtime)，並減少2倍記憶體空間。執行速度的增加輔以更好的平面規劃，再加上可實現的QoR以及輕量的作業環境(lightweight environment)，IC Compiler II能減少設計iteration的發生，進一步提升設計的生產力。