除頻器

asdtryzxc

除2
module div2 (
11   input      clk,
# F+ p! C+ y. h% `7 R; z8 b$ Z12   input      rst_n,
4 ^& ]4 g- z1 ~! [7 V# I13   output reg o_clk
14 );
15
16 always@(posedge clk or negedge rst_n) begin
17   if (!rst_n)
18     o_clk <= 0;
19   else
7 G# w' y, z. n" G; M, k20     o_clk <= ~o_clk;
9 x. Y" d; ]0 U- a4 l- u21 end
22
+ a, Y0 R7 r# \( F) y1 [6 k23 endmodule

1 P. I7 `# X5 w3 e不懂這在做什麼?

0 ]: ]+ p( z) |7 n! X) G4 u; w
除4
* Q$ b! h& y. A7 H module div4    (
! k, i# E3 f5 _, }11   input clk,
12   input rst_n,
% D1 D+ u4 K, O3 _0 m( v13   output reg o_clk
14 );
3 k; f/ L+ ]* o: p5 g% R$ e- _/ _/ Q3 j15
$ j( z3 _, F4 _7 x# d0 k16 reg [1:0] cnt;
17
$ ?7 y# t( x1 c& u. k18 always@(posedge clk or negedge rst_n) begin
" N4 @1 B: d) Y$ V6 C" H+ Q* o19   if (!rst_n)
20     cnt <= 0;
21   else if (cnt == 3) // 0 ~ 3
22     cnt <= 0;
23   else
4 T" r" a* g+ x24     cnt <= cnt + 1;
/ i5 r3 T& t& f& O/ t2 r, @" }- S25 end
1 f6 L2 m8 E6 Q# V26
6 b+ S6 s4 z9 X4 G6 X( q7 X27 always@(posedge clk or negedge rst_n) begin
7 ~2 j' d/ J3 B. T3 X28   if (!rst_n)
29     o_clk <= 0;
+ [* B% q  s+ H' Q, u( R: ~30   else if (cnt < 2) // 0 ~ 1
31     o_clk = 0;
: A1 x5 b5 `6 ]# @9 k32   else              // 2 ~ 3
33     o_clk = 1;   
34 end
35 endmodule

不知道這些程式的原理  可以講解一下  3Q

houmze

除2
& E1 S- o4 z% S4 Q1 f% b5 [module div2 (
  input      clk,   // Clock 輸入腳位
- {& i* j+ Z0 O( z7 d  input      rst_n, // 重置 輸入腳位
  output reg o_clk  // 除頻後Clock 輸出腳位
, E1 T7 }1 q* G  C/ N! R );
$ x0 A4 X6 G+ H! ?( g* {/ d8 d, B
always@(posedge clk or negedge rst_n) begin // posedge 正源觸發；negedge 負源觸發
# G) V( B) N# D: N, r   if (!rst_n);
     o_clk <= 0; //當rst_n=0時，o_clk=0
7 c; }# G4 D2 p   else
     o_clk <= ~o_clk; // o_clk 反向(not)
end
endmodule //endmodule程式結束

( R) z, s. V8 _- H/ D: j- N

6 p2 j: c; Y8 h& d$ n5 T有錯請指正！