Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 13964|回復: 1

[好康相報] 介紹一個網路上看到的ASIC網站---「ASIC World」

  [複製鏈接]
發表於 2013-1-14 17:15:14 | 顯示全部樓層 |閱讀模式
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯
" y7 |  T) J# ^2 t8 q( M3 H& G0 A6 [- }3 {# T
大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World
- A; w% Q/ n' P: {. g網址: http://www.asic-world.com/index.html4 K+ r) r5 h  b" ?1 r# Q* \: P5 A
到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:) L- Z6 g1 k; X: O2 M
1. Digital:
4 U1 t! P, j" L/ v(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。, o* |4 [! p9 L8 S/ J
(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)
. {) W/ z6 S2 `) R1 b4 @! r(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。% T% d) u6 R: B
(4) Books: 提供數本關於Digital方面的書籍% ?5 w) O3 ?/ O2 W9 h  h) k
(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等
1 E/ Y8 ~1 p& @4 O2. Verilog:
' D3 V) R7 _& w(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式
- \7 V* M6 K5 K4 k; L! T% m% X# h(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。; F( h$ y) J# x' _
(3) Questions: 作者提供的數個Verilog相關習題
. ~$ ?1 Z" u3 b) f" ~# @(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。, @5 A9 G$ ~4 j, w
(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。
2 _, g- t) R, ^8 [! r. R# i1 m, o(6) Links: 與Verilog相關的連結或是驗證IP等等。. {: B" q2 n4 @2 U: l0 E! q9 n
(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)
- Z" T+ A7 u& y/ ~  z: ?3. SystemVerilog:8 K, Y' x# N+ _1 d* h
(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。
' \; @$ V' O- |# q(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)
9 b3 F! y, i' t. A7 q(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
( |5 U6 u# g+ r: g(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍- T: y. p4 t/ f. Y# x9 O9 X' D: z
(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。
- z7 t/ q5 q1 t! D/ C4. Specman:
, t  Y) E( V% E/ N- K" _$ C(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。2 |$ T/ \. a# W" I# \) q3 k
(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)6 m8 A; W  s, H  J
(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。/ P% F* Y9 j  R
(4) Books: 提供與Specman相關的驗證工具書5 c% B. Q' V4 t0 {4 E3 Q4 |- y
(5) Links: 提供與Specman相關的外部連結4 X6 O7 X0 r  J. X1 }& u3 _
5. SystemC:
! |: R8 l4 f7 S- I; h(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。
0 K3 @3 G1 ]1 d$ d3 s(2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。' q  S9 M, a& ?$ i4 t+ @4 x
(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
! o3 C" ?1 h: U- a. M% s(4) Books: 提供與SystemC相關的設計書籍。
/ T! p8 t* ?+ W7 ~, C7 P7 D(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
 樓主| 發表於 2013-1-14 17:17:20 | 顯示全部樓層
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯 3 p2 x# f% T& ]% l- z

  u8 D8 q( _  P6. Vera:
, c1 r# d/ f" b6 y(1) Tutorials: 介紹Vera的資料型態、循序控制等等。
5 W* Z% n4 z% b) o5 b(2) Examples: 提供與Vera相關的例子,如UART的驗證等。! _' d- g2 U- u& N2 S
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。3 l/ ^" I& |+ p4 W" ~6 J6 C
(4) Books: 提供與Vera相關的書籍,這裡再提供一本
* P6 w: y/ [, u# h, i( p) Na. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.2 U% F/ m$ i# Z
(5) Links: 提供與Vera相關的外部連結,這裡再提供一個: o# E/ U6 A& c6 n6 J/ E; l( q
a. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)
' D# X$ I# w+ |! X2 y7. PSL: 跳過,作者未多做編撰
+ f* I6 ^4 U# n6 |8 ?  j8. VHDL:
- e' o8 P% z2 f1 S(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式1 c1 y: {3 f9 s' o# F
(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。5 }: x& T, G, k3 H. i; s% @/ e
(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。9 E2 F; l+ ]2 r" a5 ~; T8 \' B3 Y
(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:
& x5 u& U7 S$ J! ]6 N. aa. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004., K0 f7 [3 [4 M, Z
b. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
% D; X' A8 h; N" c7 `- m(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:
  \" d- B& V& v# q8 oa. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88
7 B) X* J; f5 P1 }3 s0 l. A! Nb. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides)+ }: E( S' d. `9 e. @
c.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji. x# t1 Z4 m$ [* Z
9. Scripting:
. t, s& [4 G5 Z! w(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。
4 p  V/ x) @1 M7 r, v(2) Examples: 作者尚未加入+ M0 R" {$ A& y  {" z" ?  e3 T  x  [
(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。2 l+ n% y5 ^; P4 q* g
(4) Books: Scripting的工具書,例如Vi Editor方面的。
- a; z6 z# x4 Q0 @(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:0 y0 L5 P# M5 U! @3 {& T
a. http://linux.vbird.org/linux_basic/0310vi.php" L3 P8 C* H% r+ x* i# c
10. Tidbits(小常識):* s- C# O+ [1 P' n  j3 ~$ E7 Z
雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。5 W4 s% ]. G. s" D

/ g( g7 M- m; f2 `- ~上述說明了這麼多,希望各位會喜歡這個網站~: D8 V7 C7 S  t+ }6 d
另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!( G" g) P5 n- d0 O8 n
Laker主題的URL: http://bbs.innoing.com/viewthread.php?tid=11821298
* K& o& ~. F; P" A0 D0 m+ a" D為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-18 06:40 PM , Processed in 0.112006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表