spectreverilog mixed-signal仿真问题

enjoymartin

各位：现做mixed-signal仿真，使用的工具为spectreverilog,随便做一一个电路，现在报以下错误，不知道是怎么回事，望各位指点：
: p3 X1 L+ c5 r/ O# t该错误是在做以下操作时显示：Mixed-signal/Display Partition/All Active
error: failed to partition the design.
( m% o: K6 F+ x. H' U: t3 c8 H         ......unsuccessful.
' l) _; ?' D+ h. Herror: cannot create and partition the design.
error: must fix design errors before netlisting.

9 Q4 b: C/ p. l* ^$ x$ F; NPS:在做混合信号仿真时，需要注意些什么？有什么比较实用的资料可以参考，多谢！