|
推薦
樓主 |
發表於 2012-9-15 12:56:57
|
只看該作者
├─doc
9 q2 s6 o3 }% z4 I( b% L/ n/ S2 ~│ ├─Cortex-M0_TechnicalReferenceManual_Frame
1 H, c! ` s& G9 ?: O1 x# Q0 H│ │ └─graphics
' E3 l# ?0 Z* I0 w│ ├─Cortex-M0_UserGuideReferenceMaterial_Frame
2 U# P6 G1 |* X9 S│ │ └─graphics
8 h* X! Z( {2 c' U" [│ └─Cortex-M0_UserGuideReferenceMaterial_XML, X0 D8 L8 h9 _3 h
│ └─graphics
, a4 j* B% N9 H├─implementation
% T$ ?0 E+ [+ P! a/ p' \9 P3 j│ └─vectors& o1 t+ f# y i- q: M- d
│ ├─CORTEXM0IMP
0 n; Z" B6 V( i; P) r% J│ │ ├─crf
0 f `7 ~1 c/ H6 Y# W$ Y8 ^% c0 W│ │ ├─srpg. ~- i! k* l3 C% f
│ │ └─tbench3 N0 N# e$ O7 o7 U0 J
│ │ └─logs$ u8 ]( v" b k. @# ?4 [3 u- f
│ ├─CORTEXM0INTEGRATIONIMP) Y) W; q: F8 r v
│ │ ├─crf
$ K+ B! q, B( D, j) ?" `│ │ ├─srpg, f2 w% \0 v% V' Y
│ │ └─tbench+ p3 m7 [/ X* f, E
│ │ └─logs8 {* s! L# _+ w- d. T) q
│ └─tools/ V3 m) L0 n$ M4 E8 V+ t5 ~
│ └─VerilogCrf o9 _' `( |$ a: q1 A t; G9 `
├─integration_kit
+ v2 n# R' ~" B X│ ├─logical
2 L9 t* X# h3 X& J6 A! e4 U/ I+ e│ │ ├─cm0ikmcu
1 M; N; ]4 `1 ~% P│ │ │ └─verilog
; D% P/ z; m. g, t│ │ └─tbench
* {! ], ]7 d+ _6 D% n5 x% f│ │ └─verilog* r; E9 F; r. _/ h' B
│ └─validation0 |- f9 ?, i6 S% }* O5 D7 ]0 ?5 w
│ ├─glogs$ I6 `& f# }( Z- q+ B" @3 k! i& o
│ ├─logs
( p* G8 a0 V- O3 q6 I│ ├─mdk* s1 B, V1 x/ k# g$ Q' k
│ ├─srpg' e% |9 V& z2 m& [; N) S
│ ├─tests
( c* ]& |( \# T; {& |3 @% U& r- |│ │ └─CMSIS) ^) o6 y4 e7 L# `* |' X
│ │ └─Core% }9 Z, i# e3 Y% L7 U
│ │ ├─CM0
: y* q) l3 B* Y2 {: L: \│ │ └─Documentation; w1 A/ s: @2 W( {9 A
│ └─vectors% f' _! A' l# L; K: \. u5 O# N
├─ipxact
9 h/ {' q, N: Z7 @% O, I8 X│ ├─busdefs
$ O9 k. Z% N1 t( u1 @: I│ │ ├─amba.com+ E8 p$ j* Q/ q
│ │ │ └─AMBA3
$ ^' I+ N5 D6 E& T. Q│ │ └─arm.com
' i0 F. h# d2 X: `- ]0 k! W3 |│ │ ├─CoreSight3 }6 b/ q- }% ]& u
│ │ ├─Cortex-M0; n, s3 c6 r8 @0 e
│ │ └─CortexMCores: H1 \4 D H2 }1 G
│ ├─channels% E; {+ _ F, w" ^$ n; d+ c/ g
│ │ └─arm.com
% s( s+ v9 ^. |& r7 r) r. q│ │ └─Cortex-M0% a: O/ V V+ t w
│ │ └─rtl
5 T V( t. j8 d│ └─components' d1 Z5 X* M4 [2 i
│ └─arm.com. @! [0 B1 l( g# b" _
│ └─Cortex-M0( `% A+ C4 L/ M( a8 @" ~' Q3 [: g
└─logical
, z0 d; B8 F6 O0 h$ [ ├─cortexm05 O+ e) W( s3 L/ h7 M! k# y
│ └─verilog
# a8 r7 F$ y0 M* g2 p ├─cortexm0_dap
! j4 a! B* m# G+ z │ └─verilog
( n4 _& N) K5 v* }1 j/ S2 i; L2 K ├─cortexm0_integration8 J9 Y# Y3 U; K' v) ?5 Z+ P! X9 v% {
│ └─verilog/ L- m1 B6 x3 N9 ]7 M% d' v
├─models
+ s- A1 B6 s3 K7 ^ │ ├─cells
- C& L) m8 G9 C( S │ ├─cpf
- K2 ]# o& n5 Y# y' O7 o: L │ ├─upf- E1 L% W- l8 W; [5 o$ A
│ └─wrappers
" ?9 {7 Q0 S) C: d$ W6 D └─ualdis
$ ~8 D4 ~) Z: k- g0 t- @- B └─verilog |
|